导图社区 5-DSP系统设计
这是一篇关于5-DSP系统设计的思维导图。这是DSP系统设计的相关内容,包含总体方案设计、常用外围芯片、高速PCB技术三个知识点。
数字逻辑电路的复习纲要,知识总结。这部分内容对于很多人来说都是拦路虎,这个由我亲自制作的思维导图希望会对你的学习有所帮助!喜欢的话请给我点个赞吧!
本复习提纲适用于南京理工大学李老师的课程,为第二章内容的总结。20世纪60年代以来,随着计算机和信息技术的飞速发展,数字信号处理技术应运而生并得到迅速的发展。在过去的二十多年时间里,数字信号处理已经在通信等领域得到极为广泛DSP技术图解的应用。数字信号处理是利用计算机或专用处理设备,以数字形式对信号进行采集、变换、滤波、估值、增强、压缩、识别等处理,以得到符合人们需要的信号形式。
社区模板帮助中心,点此进入>>
互联网9大思维
组织架构-单商户商城webAPP 思维导图。
域控上线
python思维导图
css
CSS
计算机操作系统思维导图
计算机组成原理
IMX6UL(A7)
考试学情分析系统
DSP系统设计
总体方案设计
结合DSP实验FIR数字滤波器的设计实现,简述DSP方案设计的基本步骤
常用外围芯片
实时数据采集
高精度ADC(24)转换器结构(优缺点)
逐次逼近方式
优点:成本较低,性价比高
缺点:转换速度受计数速度影响
积分方式
通过积分电路把线性模拟电压转换成时间信号,在这段时间内通过计数器对标准时钟脉冲计数,计数值大小反映模拟电压大小---t=T1*Vi/Vref
优点:精度高,抗干扰能力强
缺点:速度较慢
高速ADC(8-12)转换器结构(优缺点)
并行比较型:
结构:分压电阻网络/比较器阵列/优先编码器
优点:数模转换速度最快(500MSPS)
缺点:精度不高,功耗大成本高
串一比较型
将两个或多个低分辨率的并行比较型ADC级联,流水线结构,又称流水线型或子区型
优点:速度高,精度高,有良好的线性和低失调
缺点:基准电压和倒置结构过于复杂,输入信号需要经过严格处理电路工艺要求高
高速ADC实现
对时钟/电源的要求
时钟边沿干净,满足占空比要求
基准电压稳定,漂移小
对输入信号调理
数据存储:分路数据输出
模拟电路的抗干扰
屏蔽:模数部分之间的屏蔽
隔离:光隔与差分
动态有效位ENOB
衡量数据采集系统实际工作时的有效的位数
FFT方法进行测试
单频正弦信号输入ADC
对ADC输出结果进行FFT,计算SINAD(信号噪声加失真比)=10log10【基频信号能量/噪声能量】dB
有效位数ENOB=(SINAD(dB)-1.76)/6.02
实时数据存储
双端口RAM
工作原理:专用存储器芯片,两组物理地址,数据和读写控制信号
乒乓存储器系统
工作特点:同一时刻,存储器两部分处于不同的读写状态
注意事项:避免任何时刻同一储存单元同时进行读写,重点在于地址切换,用CPLD/FPGA实现
FIFO
先进先出,不同速率系统之间的数据接口
没有地址线,只有读写时钟,内部地址依赖对于读写时钟的计数,采用满,空,半满标志存储器状态
宽度扩展示意图
应用特点:FIFO沿敏感,使用是要特别注意匹配,并经常复位,避免错误积累
高速实时周边器件选型
输入输出兼容
驱动能力
静态电流以及速度
速度匹配电平匹配
高速实时电路集成
复杂可编程逻辑器件CPLD
现场可编程门阵列FPGA
功能复杂,设计灵活,可系统仿真,反复编程
专用集成电路ASIC:特定功能要求,效率高
高速实时信号的产生
数据存储型
相位累加型--DDS
高速PCB技术
高速电路定义:线传播延时大于数字信号驱动端上升时间的 1/2
信号完整性
信号线上信号的质量
高速数字系统设计的核心问题:确保系统时序的正确性
高速实时DSP并行体系结构
片内并行(TI)
片间并行(ADI)
高速实时总线技术
VME
PCI
传输线
模型
传输线效应
反射信号
读图-哪一条线最好
串扰
定义:一根信号线上有信号通过时,其相邻的信号线会感应出相关信号
影响:改变传输线的有效特征阻抗和传播速度,在其他传输线上引入感应噪声
解决途径
加宽走线间距,并线走线尽可能短,导线尽可能接近地线
差分布线计数,相邻两层正交布线
使用较慢的边沿变化率器件
信号延时和时序错误:信号不跳变
多次跨越逻辑电平门限:信号振荡
过冲与下冲:走线过长,信号变化太快
电磁干扰(EMI):产生电磁辐射
避免方法
严格控制关键走线的长度
合理规划走线的拓扑结构
走线的拓扑结构:一根走线的布线顺序以及布线结构
菊花链拓扑,星形拓扑,
发送或接收端实现阻抗匹配--减少反射
抑制电磁干扰
良好的接地
降低PCB最外层信号的密度,减少PCB面积
电源去耦技术
添加去耦电容-消除电源毛刺
电源走线粗而短,尽量避免线天线或环天线
高速PCB布线
布线的基本原则
合理选择层数
减少引线的弯折和引线层的交替,缩短管脚间引线
注意信号线近距离平行走线时所引入的串扰
类信号走线不能行成环路
每个集成电路附近应设置一个去耦高频电容
地线以及电源的设计
正确选择单点接地和多点接地
将数字和模拟地分开
尽量加粗接地线
将地线构成闭环回路