导图社区 电工学电子技术
关于高等教育出版社出版的电工学下册数电部分总结。从组合逻辑电路、组合逻辑电路的电子应用、触发器、时序逻辑电路的电子应用、模拟量和数字量等几个方面作了细致的介绍。
社区模板帮助中心，点此进入>>
英语词性
互联网9大思维
安全教育的重要性
组织架构-单商户商城webAPP 思维导图。
法理
刑法总则
【华政插班生】文学常识-先秦
【华政插班生】文学常识-秦汉
文学常识：魏晋南北朝
【华政插班生】文学常识-隋唐五代
数字电路
组合逻辑电路
数制
基本数制
二进制
BIN
八进制
OCT
十进制
DEC
十六进制
HEX
进制转换
基本转换：十进制——>二进制
整数部分：除2取余数，商接着做被除数。所得余数从下往上取即为整数部分。 小数部分：乘2取整数，小数部分接着乘2。所得整数从上往下取即为小数部分。
3个二进制数组成一个八进制数，不够填0。
4个二进制数组成一个十六进制数，不够填0。
二进制为基础的各级进制
过程可逆，以二/十进制为平台实现进制换算
逻辑门电路
表达输出信号与输入信号的逻辑关系。
逻辑代数
或称布尔代数，是将逻辑电路数学化的工具。
逻辑代数运算法则
分配律
A+BC=(A+B)(A+C)
吸收律
A(A+B)=A
A+A▔B=A+B
摩根定律
(AB)▔=A▔+B▔
(A+B)▔=A▔*B▔
逻辑代数的化简
利用逻辑代数运算化简
并项法
配项法
加项法
吸收法
卡诺图化简法
卡诺图画法
任意两个相邻最小项之间只有 一个变量改变。
将取值为1的相邻小方格用矩形或者长方形圈出。
圈的个数应尽量少，圈内方格数应尽量多。
合并相邻项化简逻辑式。
本质是不断利用加项法和吸收律化简逻辑式。
化简的结果一般通过摩根定律转换成与逻辑电路。
组合逻辑电路的分析
逻辑图——>逻辑表达式——>化简——>逻辑状态表——>分析逻辑功能
组合逻辑电路的设计
与分析互逆
应用举例
故障检测
故障报警
水位检测
两地控制一灯
包括逻辑控制部分与信号实现部分
组合逻辑电路的电子应用
加法器
半加器
只考虑本位求和，不管低位送来的进位数
一共两输入两输出
全加器
既考虑本位求和也考虑送进来的低位进数
一共三输入两输出
编码器
用代码的形式将信号或者对象表示出来的过程称为编码。 将信号转换成二进制代码的电路即为编码器，是信号的输入端。
二进制编码器
二—十进制编码器
二-十进制编码器是将十进制的十个数码编成二进制代码的电路，输入0~9十个数码，输出对应的二进制代码，简称BCD码。 最常用的编码方式是8421编码，即4位二进制代码的16种状态只取前面10种状态，后面6种去掉。
优先编码器
74LS147
译码器
将二进制代码译成对应的信号或者对象的过程称为译码，完成这一过程的称为译码器。
二进制译码器
74LS138(3线-8线译码器)
74LS139（2线-4线译码器）
二—十进制显示译码器
半导体数码管（LED数码管）
74LS247
低电平有效
共阳极接法
74LS248
高电平有效
共阴极接法
液晶数码管
荧光数码管
模拟量和数字量
D/A转换器
A/D转换器
逐次逼近型A/D转换器
U0=-UR/2^n(∑di*2^i)
顺序脉冲发生器
渐次逼近寄存器
电压比较器
时序逻辑电路的电子应用
寄存器
能将二进制代码进行暂存的时序逻辑电路，工作之初先清零。
数码寄存器
只有寄存数码和清除数码的功能。 将代存数码以并行方式一次性存入。
移位寄存器
不仅有存放数码的功能而且有移位的功能，指在移位脉冲的控制下依次进行移位。 通过串行输入的方式逐位依次输入。
计数器
累积输入的脉冲个数的时序逻辑电路。
二进制计数器
异步二进制计数器
每来一个计数脉冲，最低位触发器翻转一次，而高位触发器是在相邻的低位触发器由1变为0进位时翻转。 由于计数脉冲不是同时加到各位触发器的CP端，而只加到最低位触发器，状态变换是不同步的，因此称为异步。 由多个主从型触发器来组成异步二进制触发器，前级的输出接入下级的CP端。 JK都悬空接高电平。
加法计数器
减法计数器
同步二进制计数器
通过控制JK端的输入来控制翻转，如4位同步二进制加法计数器最后一个主从型JK触发器的J端和K端是前三个输出Q1,Q2,Q0相与的结果，只有这三个都是1时该触发器才能进行翻转。
74LS161
十进制计数器
以二进制数为基础，取4位二进制数前面的0000~1001来表示十进制0~9十个数码， 也就是计数器记到第九个脉冲再来一个脉冲就由1001变成0000。
同步十进制计数器
74LS160
异步十进制计数器
74LS290
任意进制计数器
以上面的计数器进行适当改接。
清零法
清零不受CP控制，只要RD=0，利用反馈置零，可以得到小于原进制的计数器。
置数法
清零受CP，LD=0时，下一个脉冲来时计数器清零。
555定时器
P334
单稳态触发器
一次脉冲一次暂缓状态，持续时间1.1RC
无稳态触发器
一次脉冲多次谐波，第一个暂缓状态，即电容充电时间t1=0.7(R1+R2）C，第二个暂缓状态脉冲宽度t2=0.7(R2)C
时序逻辑电路基本单元：触发器
双稳态触发器
是一种具有记忆功能的逻辑单元电路，它能储存一位二进制码。它有两个稳定的工作状态，在外加信号触发下电路可从一种稳定的工作状态转换到另一种稳定的工作状态。
RS触发器
基本RS触发器
因为基本RS触发器具有保持记忆的功能，所以基本RS触发器是各种多稳态触发器的共同部分。
由与非门组成的基本RS触发器
由或非门组成的基本RS触发器
可控RS触发器
基本触发器
不用时让它们处于1态（高电平）。
控制部分
高电平有效，上升沿触发
区别：可控RS触发器需要通过时钟脉冲CP来控制，只记录当CP脉冲由0态变为1态时R,S状态。
JK触发器
主从触发器由两个可控RS触发器组成，分别称为主触发器和从触发器。 比较于可控RS可以有效避免空翻。
CP脉冲下降沿触发，同时具备计数功能
D触发器
边沿触发器，比较于主从触发器有更强的稳定性。
上升沿触发，输出胡状态只与上升沿输入有关
逻辑功能转换
T触发器
下降沿触发
T'触发器
只具有翻转计数功能
只有一个稳定状态，另一个状态为暂稳状态。
无稳态触发器（多谐振荡器）
输出始终在0和1之间周期性变化。
输出数字量
输入电压U1
数码存放
串行输入
并行输入
数码取出
串行输出
并行输出
触发器的触发方式
电平触发
主从触发
边沿触发
