导图社区 计算机考研第六章 总线
计算机考研计算机组成原理,介绍了总线定义、总线事务和定时等内容,知识点系统且全面,希望对大家有用。
计算机考研计算机组成原理第七章 输入输出系统思维导图,知识点系统且全面,希望对大家有用。
计算机考研计算机组成原理第五章中央处理器思维导图,知识点系统且全面,希望对大家有用。
社区模板帮助中心,点此进入>>
中国特色社会主义
马克思主义原理
考研数学重点考点知识总结归纳!
数据结构
法理学读书笔记
思维导图带你认识马克思主义原理
建筑光学基本知识
考研英语一写作
考研复习知识点之史纲思维导图。
教育学考研:教育学原理第八章教学内容整理
第六章 总线
总线定义
定义:
一组能为多个部件分时共享的公共信息传送线路
特点:
分时
共享
设备:
主设备
获得总线控制权的设备
从设备
被主设备访问的设备,只能响应来自主设备的控制
特性:
机械特性
尺寸、形状
电气特性
传输方向 + 与数字有关的
功能特性
每根线的功能
时间特性
信号与时序
【类比计网的物理层特性】: 计组:机械特性——计网:机械特性 计组:电气特性——计网:电气特性 > 计组:时间特性——计网:规程特性 计组:功能特性——计网:功能特性
猝发传输
在【一个总线周期】内传输存储地址连续的多个数据字 --- 猝发传送
例如:一个总线带宽为32bit,传输一次数据的时间是10ns,支持猝发,则传输128bit数据最少需要:10(传地址) + 10 * 4(四个数据) = 50
如果没有猝发,则时间最少是(10 + 10)*4
总线的分类
片内总线
芯片内部的总线,是CPU内部:寄存器与寄存器之间、寄存器与ALU之间的线
这里面所有的线
系统总线
数据总线 DB
传输各功能部件之间的【数据信息】
可以进行双向数据传输,其位数与机器字长、存储字长有关
地址总线 AB
传输源数据、目的数据、IO端口的【地址】
AB的根数(总位数)和主存地址空间大小有关
小心:IO和内存统一编址
控制总线 CB
传输【控制信息】
CPU送出控制命令和主存返回CPU的反馈信息
通信总线/外部总线
计算机系统之间的、计算机与其他系统的的总线,例如网线
并行/串行总线
并行总线的传输速度不一定比串行高,因为并行总线间的码间串扰现象很严重
总线结构
单总线结构
CPU、主存、IO全都挂载到一组总线上
优点:
结构简单、成本低、容易接入新设备
缺点:
带宽低、负载重、多部件争用唯一总线
不支持并发传送操作
这里的并发其实指 “并行”
双总线结构
一条是主存总线,另一条是IO总线
主存总线在CPU、主存、通道之间传送数据,IO设备通过IO总线和通道进行数据交互
通道是具有特殊功能的处理器,能对I/O设备进行统一管理,通道程序放在主存中。
将低速IO设备从单总线上分离出来了,实现了IO和存储器的分离
需要增加通道硬件
三总线结构
一条主存总线、一条IO总线、一条DMA
CPU通过IO总线和低速外设进行数据交互,主存通过DMA总线和高速外设进行数据交互
提高IO设备的性能,使其更快的响应命令,提高吞吐量
系统工作效率较低
总线性能指标
总线(传输)周期
一次总线操作需要的时间:申请阶段 + 寻址阶段 + 传输阶段 + 结束阶段
总线时钟周期
总线的时钟周期 = 机器时钟周期
故一次总线传输周期 = 多个机器周期 一对一,一对多,多对一
工作频率
各种操作的频率,是总线周期的倒数(即 1s 之内能够传送几次数据)
时钟频率
机器的时钟频率,是时钟周期的倒数 (1s内有多少个时钟周期)
宽度
总线位宽,一次总线传输数据的位数
带宽
又:总线数据传输率。即单位时间内总线上可传输数据的总bit数(也可以以Byte作为单位)
工作频率*总线宽度=总线宽度/总线周期
总线复用
分时传输技术。一种信号线在不同时间传输不同信息
vs. CO 地址复用:DRAM采用的行列存储模式
vs. CN 地址复用:通过NAT技术实现局域网IP地址到广域网IP地址
信号线数
所有总线的线数总和:例如有32位地址线、32位数据线、100位控制线,则信号线数位164根
考频:超高
09-11、12*2、13、14*2、15-20
总线事务和定时
考频:低
21
总线仲裁
作用:解决多个主设备同时竞争总线控制权的问题,使用某种方式选择一个主设备有限获得控制权
总线事务
22
请求操作:
主设备(CPU、DMA)发出总线传输请求,获得总线控制权
仲裁阶段:
总线仲裁机构决定将下一传输周期的总线使用权授子某一申请者。
寻址阶段:
主设备通过总线给出要访问的从设备地址及有关命令,启动从模块。
传输阶段:
主模块和从模块进行数据交换,可单向或双向进行数据传送。
释放阶段:
主模块的有关信息均从系统总线上撤除,让出总线使用权。
总线周期 四大阶段
(旧)
申请分配阶段
传输请求 + 总线仲裁
寻址阶段
【获得了使用权的主模块】通过主线发出【本次要访问的从模块】的【地址】的命令
传输阶段
主从模块进行【数据交换】
结束阶段
主模块有关【信息从系统总线上撤除】,【让出总线使用权】
总线定时
同步定时
CPU采用完全统一的时钟,适用于总线长度短、总线所接部件的存取时间很接近的系统
T1: CPU给出地址信息
T2: CPU给出读命令(低电平有效),与地址信息相符合的输入设备按命令进行一系列的内部操作。
且必须在读命令T3的上升之前将CPU所需的数据送到数据总线上
T3: CPU把数据线上的数据送到内部寄存器中。
T4: CPU在T4撤销读命令,输入设备不再向数据总线上传送数据,撤销它对数据总线的驱动。
传送速度快,具有较高的传输速率,逻辑简单
主从设备强制性同步,不能及时进行【有效性、可靠性】检测
异步定时
主从设备通过应答进行协商确定时钟
异步总线的传送设备是按需分配的
请求回答的互锁
发送的例子:
请求:
地址信息、读命令
回答:
要读出的数据
不互锁方式
最快、最不可靠
主设备发出【请求】,不用等到从设备的【回答】,经过一段时间自行撒销【请求】。
从设备收到【请求】后,发出【回答】信号,经过一段时间自动撒销【回答】。
双方不存在互锁关系
半互锁方式
主设备发出【请求】,等到从设备的【回答】,后撤销【请求】。
主设备有互锁关系
从设备收到【请求】,发送【回答】,过一段时间自行撤销【回答】。
从设备不存在互锁
全互锁方式
最慢、最可靠
从设备收到【请求】,发送【回答】,等到获知主设备【请求】撤销过后,才可以撤销【回答】。
从设备有互锁关系
总线周期可变,能保证两个速度相差很大的设备可以可靠的进行通信
比同步复杂,速度比同步慢
半同步通信
同步 + 异步
在同步方式中,如果主设备在T2发出了读,但是从设备知道自己无法在T3给出数据,就会在T3发出WAIT命令
分离式通信
在从设备准备数据的时候,总线是空闲的,故可以采用其他操作
分为两个周期
周期一:主模块申请占用总线,使用完后放弃总线使用权
周期二:从模块申请占用总线,将各种信息放上总线
1. 每个模块都有权利申请占用总线
2. 总线利用率高
END