导图社区计算机组成原理

计算机组成原理

《计算机组成原理》涵盖了计算机系统的基本组成、数据的表示与运算、存储系统、指令系统、中央处理器（CPU）、输入输出（I/O）系统以及外部设备等关键内容。通过这门课程的学习，学生可以深入了解计算机硬件系统的各个组成部分及其相互之间的连接方式，掌握计算机的基本工作原理。

编辑于2024-11-03 21:22:22

学习笔记
计算机组成原理
知识梳理

张持枢

他的近期作品查看更多>>

计算机组成原理

社区模板帮助中心，点此进入>>

张持枢

他的近期作品查看更多>>

相似推荐
大纲

论语孔子简单思维导图
- 46.8k
- 707
- 198
MindMaster
《傅雷家书》思维导图
- 98.7k
- 2.4k
- 1.0k
MindMaster
《童年》读书笔记
- 38.8k
- 895
- 309
MindMaster
《茶馆》思维导图
- 9.3k
- 173
- 37
MindMaster
《朝花夕拾》篇目思维导图
- 20.5k
- 1.1k
- 267
MindMaster
《昆虫记》思维导图
- 25.8k
- 725
- 248
MindMaster
《安徒生童话》思维导图
- 14.2k
- 238
- 64
MindMaster
《鲁滨逊漂流记》读书笔记
- 17.5k
- 516
- 159
MindMaster
《这样读书就够了》读书笔记
- 87.4k
- 8.6k
- 2.1k
Ethan
妈妈必读：一张0-1岁孩子认知发展的精确时间表
- 6.7k
- 359
- 55
Ethan

计算机组成原理

第二章数据的运算

理解性的东西，自己看书

第七章输入输出系统

概念简述：输入输出设备是以主机为中心而言的，将信息从外部设备传送到主机称为输入，反之称为输出。输入输出系统解决的主要问题是对各种形式的信息进行输入和输出的控制

易错题

程序员进行系统调用访问设备使用的是逻辑地址

IO指令实现的数据传送通常发生在通用寄存器和IO端口之间

磁盘驱动器不属于IO接口

一些基本概念：

外部设备：包括输入输出设备以及通过输入输出设备接口才能访问的设备

接口：在各个外设与主机之间传输数据时进行各种协调工作的逻辑部件，协调内容包括传输过程中速度的匹配，电平和格式的转换等等

输入设备，输出设备，外存设备

i/o软件：通常采用i/o指令和通道指令实现CPU与IO设备的信息交换

IO硬件：包括外部设备，设备控制器和接口，io总线等

IO控制方式：

程序查询方式：由CPU通过程序不断查询IO设备是否已经做好准备，从而控制IO设备与主机交换信息

程序中断方式：只有IO设备准备就绪并且向CPU发出中断请求时才给予回应

DMA方式：主存和通道之间有一条直接的数据通路，当主存和IO设备交换信息时，无须调用中断服务程序

通道方式：在系统中设有通道控制部件，每个通道都挂有若干外设，主机在执行IO命令时，只需启动有关通道，通道将执行通道程序从而完成IO操作

IO接口

端口：端口是指接口电路中可以进行读写的寄存器

接口是若干端口加上相应的控制逻辑才可以组成接口

接口的主要功能

进行地址译码和设备选择

实现主机和外设的通信联络控制

实现数据缓冲

信号格式的转换

传送控制命令和状态信息

IO接口的类型

按照数据传送方式可以分为并行接口和串行接口

按照主机访问IO设备的控制方式可以分为程序查询接口、中断接口、DMA接口

按功能的灵活性可以分为可编程接口和不可编程接口

IO端口

IO端口是指接口电路上可以被CPU直接访问的寄存器

数据端口：执行读写操作

状态端口：执行读操作

控制端口：执行写操作

IO端口要想能够被CPU访问，就必须对各个端口进行编号，每个端口对应一个端口地址，对于IO端口的编制方式分为存储器统一编址和独立编址两种

统一编址：存储器映射方式，CPU不需要设置专门的输入输出命令，使用统一的访存指令就可以访问IO端口，但是端口占用了存储器地址，使得内存容量变小，利用存储器编制的io设备进行数据输入和输出操作，执行速度比较慢

独立编址：又称IO映射方式，IO端口的地址空间与主存地址空间是两个独立的地址空间，需要设置单独的IO指令来访问IO端口，输入输出指令与存储器指令有明显差别，程序编址清晰，便于理解，缺点：输入输出指令少，只能对端口进行操作

IO方式

程序查询方式

程序查询方式接口中设置一个数据缓冲寄存器和一个设备状态寄存器，主机进行IO操作时，先发出询问信号，读取设备的状态并根据设备的状态决定下一步操作

程序查询方式的工作流程

CPU执行初始化程序

向io接口发出命令字

从外设接口读取状态信息

CPU不断查询IO设备状态，直到外设准备就绪

传送一次数据

修改地址和计数器参数

判断传送是否结束

在这种方式下，CPU一旦启动IO，就必须停止现行程序的运行，并且在先行程序中插入一段程序

程序中断方式

中断请求

中断源是请求CPU中断的设备或部件，一台计算机可以用多个中断源

每个中断源向CPU发出中断请求的时间是随机的

通过INTR发出的是可屏蔽中断，通过NMI发出的不可屏蔽中断

中断响应判优

一般是指cpu响应中断的先后顺序，由于许多中断源对于提出中断请求的时间是随机的，因此有多个中断源同时提出请求的时候，需要通过中断判优来进行顺序

中断判优是通过硬件排队器实现的

不可屏蔽中断>内部异常>可屏蔽中断

内部异常中：硬件故障>软件中断

DMA中断请求优先于IO设备传送的中断请求

在IO传送类中断请求中，高速设备优先于低速设备，输入设备优先于输出设备，实时设备优先于普通设备

CPU响应中断的条件

中断源有中断请求

cpu允许中断以及开中断

一条指令执行完毕并且没有更紧迫的任务

中断响应过程

在cpu响应中断到转去执行中断服务程序的过程中，有些操作是硬件直接实现的，这些指令也被称为中断隐指令

关中断：CPU响应中断之后，首先要保护程序的断点和现场信息，在保护现场的过程中CPU不能响应更高级中断源的中断请求，否则，如果断点或者现场保存不完整，在中断服务程序结束之后，就不能正确的恢复并继续执行现行程序

保存断点：为保证在中断服务程序执行完之后可以正确的返回到原来的程序，必须将原程序的断电保存在栈或特定寄存器中

引出中断服务程序：识别中断源，将对应的服务程序入口地址送到程序计数器PC，有两种方法识别中断源，硬件向量法和软件按查询法

CPU响应中断之后，通过中断源获得中断类型号，然后根据此获得对应中断向量的地址，再根据此地址从中断向量表中取出中断服务程序的入口地址，并送入程序计数器pc

中断处理过程

关中断

保存断点

中断服务程序寻址

保存现场和屏蔽字//这是由硬件自动完成的，也就

开中断：允许高级中断请求得到响应

执行中断服务程序：这是中断请求的目的

关中断

恢复现场和屏蔽字，这部分工作必须由中断服务程序完成

开中断，中断返回

多重中断和中断屏蔽技术

在中断服务程序中提前设置开中断指令

优先级高的中断源有权中断优先级低的中断源

设置中断屏蔽标志可以改变多个程序执行完的次序

DMA方式

在DMA传送过程中，DMA控制器将接管CPU的地址总线，数据总线和控制总线，CPU的主存信号将被禁止使用，而当DMA传送结束之后，将恢复CPU的一切权利并开始执行其操作

DMA特点

CPU响应DMA请求的条件是当前机器周期执行完

DMA方式适用于磁盘，声卡，显卡等设备的大批量数据的传送

DMA方式中，IO与主机并行工作，程序和传送并行工作

DMA方式中，传送开始之前要通过程序进行预处理，但是结束之后要通过中断方式进行后处理

DMA传送速度比较快，CPU和外设并行工作，提高了工作效率

DMA不是一种程序控制方式，他是由硬件实现的

DMA控制器的组成

主存地址计数器

传送长度计数器

数据缓冲寄存器

DMA请求寄存器

控制/状态寄存器

中断机构

DMA的传送方式

停止CPU访存：当IO设备有DMA请求的时候，由DMA控制器向CPU发送一个停止信号，使得CPU脱离总线停止访问主存

周期挪用：io访存优先级高于CPU访存，出现访存冲突CPU要暂时放弃总线占有权，因为io不立即访存就有可能丢失数据

DMA与CPU交替访存：这种方式适用于CPU的工作周期比主存存取周期长的情况

DMA的传送过程

预处理：由CPU完成一些必要的准备工作，测试IO设备的状态，由CPU继续执行原来的程序，指导IO设备准备好发送的数据

数据传送：可以以单字节为基本单位，也可以以数据块为单位

后处理：DMA控制器向CPU发送中断请求。cpu执行中断服务程序做DMA结束处理

DMA方式和中断方式的区别

中断方式是程序的切换，需要保护现场和恢复现场，而DMA方式不需要中断现行的程序

对于中断请求的响应只能发生在每条指令执行结束，对于每一个DMA指令可以发生任意一个机器周期结束的时候

中断传送过程需要CPU的干预,DMA传送过程不需要CPU的干预，因此数据传输率非常高，适合于高速外设的成组数据传送

DMA请求的优先级高于中断请求

中断请求具有处理异常事件的能力，但是DMA方式仅仅适用于大批数据的传送

从传送数据来看，中断方式依靠程序传送，DMA依靠硬件传送

第六章总线.

总线的定义：总线是一组能为多个部件分时和共享的公共信息传送线路

分时和共享是总线的两个特点

分时是指同一时刻只允许有一个部件向总线发送信息

共享是指总线上可以挂多个部件各个部件之间交换的信息都可以通过这组线路分时共享

系统使用总线便于增减外设，同时减少信息传输线的条数

总线设备：总线上所连接的设备

主设备：获得总线控制权的设备

从设备：指被总线访问的设备他只能响应从主设备发来的各种命令

总线的分类：

片内总线：是芯片内部的总线，是内部寄存器与寄存器之间，寄存器与ALU之间的公共连接线

系统总线：计算机系统内各个功能部件之间（CPU 主存 IO接口）相互连接的总线，按照系统总线传输内容的不同，分为数据总线，地址总线和控制总线。

数据总线用来传输各个功能部件的数据信息，比如指令，操作数，中断类型号，他是双向传输总线，其位数与机器字长，存储字长有关，比如间址寻址第一次访问内存所得到的信息就由数据总线传送到CPU

地址总线用来指出数据总线上的源数据或目的数据所在的主存单元或者IO端口的地址，他是单向传输总线，地址总线的位数与主存地址空间的大小有关

控制总线传输的是控制信息，包括CPU送出的控制命令和主存（包括外设）返回cPU的反馈信号，比如握手信号。

注意区分数据总线和数据总线，各个功能部件通过数据总线连接形成的数据传输路径称为数据通路。数据通路是数据流经的路径，而数据总线是承载的媒介

IO总线主要用于连接中低速的IO设备，通过IO借口与系统总线连接，目的是将低速设备和高速设备分离，常见的有USB PCI总线

通信总线，是在计算机系统之间或计算机与其他系统之间传送信息的总线，按照时序控制方式可以将总线划分为同步总线和异步总线，按照数据传送方式可以将总线划分为并行总线和串行总线

系统总线的结构

单总线结构：所有设备都挂在一组总线上，允许IO设备之间，IO设备和主存之间直接交换信息，单总线并不是只有一条信号线，系统总线按照传送信息的不同可以细分为地址总线，数据总线和控制总线。单总线的结构简单，成本低，易于接入新的设备。

双总线结构：一条是主存总线，用在cpu，主存和通道之间传送数据，另一条是IO总线，用在多个外部设备与通道之间传送数据；将低速IO设备从单总线上分离出来，实现了存储器总线和IO总线分离

三总线结构：分别为主存总线 IO总线。和直接内存访问总线

一些总线标准

USB属于串行总线

在现代微机主板上，采用局部总线技术的作用是节省系统的总带宽

采用地址数据线复用并不能提高同步总线数据传输率

总线事务

同步定时方式

是指系统采用一个统一时钟信号来协调和发送接收双方的传送定时关系，在一个总线周期中，发送方和接收方可以进行一次数据传送。因为采用统一的时钟，每个部件和设备发送或者接收信息都在固定的总线传输周期中。

优点是传送速度快，具有较高的传输速率，总线控制逻辑比较简单。

缺点是主从设备属于强制性同步，不能及时进行数据通信的有效性检验，可靠性较差

异步定时方式，每次握手的过程完成一次通信，但是一次通信的过程不一定只交换一位数据。

没有统一的时钟，没有固定的时间间隔，完全依靠双方相互制约，这里的时间间隔是按需分配时间的

不互锁：主设备发出请求，不必等到从设备回答，过一段时间便自动撤销请求信号，从设备在接到请求信号后，发出回答信号，并进过一段时间后自动撤销回答信号。

半互锁：主设备在发出请求信号之后，必须接到从设备的回答，才撤销请求信号，但是从设备不必等到主设备的请求信号已经撤销，而是隔一段时间1自动撤销回答

全互锁：主设备发出请求信号后，必须在从设备回答后才撤销请求信号，从设备发出回答信号后，必须在主设备请求信号撤销之后，在撤销其回答信号。类似于计算机网络中的三次握手四次挥手

第一章计算机系统概述

计算机发展历程

计算机的四代变化：

电子管时代。逻辑元件使用电子管；使用机器语言进行编程

第二代计算机使用晶体管。运算速度提高了。计算机软件得到了发展，出现了高级语言和编译程序

第三代计算机：逻辑软件使用中小规模集成电路，操作系统也得到了发展，出现了分时操作系统。

第四代计算机：采用了大规模集成电路，产生了微处理器，诸如并行，流水线，高速缓存和虚拟缓存这些概念用在了这代计算机中

摩尔定律：当价格不变时，集成电路上可以容纳的晶体管数目，每隔18个月就会增加一倍，性能也会提升一倍

微型计算机的发展以微处理器技术作为标志

计算机的层次结构

计算机系统的组成：硬件系统和软件系统共同构成了一个比较完整的计算机系统，硬件是指有形的物理设备，软件是指在硬件上运行的程序以及相关的数据和文档，一般而言，一个功能如果使用较为繁琐，则使用硬件来实现比较理想，使用硬件解决可以提高效率。

冯诺依曼基本设计思想

采用存储程序的基本思想

按地址访问并顺序执行访问指令

采用控制流驱动方式

指令和数据以同等地位存储在存储器中，形式上没有区别，但是计算机可以区别他们。

计算机的功能部件

输入设备和输出设备：键盘，鼠标，扫描仪，摄像机，显示器，打印机

存储器

地址寄存器（mar）存放地址，经过地址译码后找到所选的存储单元。

数据寄存器（mdr）用于暂存要从存储器中读写的信息

mar用于寻址，其位数对应着存储单元的个数

mdr的位数和存储字长相等，一般为字节的2次幂的整数倍

运算器

运算器中包含若干通用寄存器，用于暂存操作数和中间结果

累加器acc。乘商寄存器mq。操作数寄存器x 变址寄存器ix 基址寄存器br

程序状态寄存器psw

运算器中不包括地址寄存器，它在CPU中，但是并没有集成到CU或者运算器

控制器：

程序计数器PC.：用来存放当前欲执行指令的地址，具体自动加一

指令寄存器IR 用来存放当前的指令，其内容来自MDR

控制单元CU

指令寄存器对于用户是完全透明的MAR. MDR IR 这些都是CPU的内部工作寄存器，对程序员不可见

计算机软件

系统软件和应用软件

系统软件是保证计算机系统高效运行的软件，比如操作系统，数据库管理系统，语言处理程序，分布式软件系统

应用软件是指用户为解决某个应用领域中的各类问题而编制的程序，比如科学计算类，工程设计类

三个级别的语言

机器语言：机器语言是计算机唯一可以直接识别和执行的语言

汇编语言：较为低级的一种语言

高级语言：计算机无法进行直接识别

三种翻译程序

汇编程序：将汇编语言程序翻译成机器语言程序

解释程序：将源程序中的语言按照执行顺序逐条翻译成机器指令并执行，边解释边执行，速度比较慢

编译程序：一次性全部编译，速度比较快

软件和硬件在逻辑上实现功能是等价的

计算机的层次结构

1.微程序机器层：由机器硬件直接执行微指令

2.传统机器语言层：由微程序解释机器指令系统

3.操作系统层：由操作系统实现

4.汇编语言层：为用户提供一种符号化的语言

5.高级语言层：面向用户

从源文件到可执行文件

预处理：对#开头的命令进行处理。生成.I文件

编译：对预处理的源程序进行编译，生成汇编程序.s

汇编：翻译为机器语言指令，生成.o文件

链接阶段：将多个可重定位文件和标准库函数合并生成一个可执行文件

计算机的性能指标

字长：一般等于内部寄存器的大小

数据通路带宽：数据总线一次所能并行传输信息的位数

主存容量：MAR的位数反应了存储单元的个数 MDR的位数反应了存储单元的位数

主频：机器内部主时钟的频率，主频越高，完成一个指令所用的时间越短

CPU时钟周期：主频的倒数，CPU中最小的时间单位

CPI执行一条指令所需要的时钟周期数

CPU执行时间：（指令条数*CPI）/主频

MIPS=主频/（$CPI*10^6$）

MFLOPS. GFLOPS TELOPS. PELOPS. EFLOPS ZFLOPS从六次开始依次加3

基准程序：是用来评价性能的一组程序，可以很好的反映机器在运行时负载的性能，但是会有一些缺陷，开发人员可能会针对一些代码片段进行特殊优化

从用户角度来看，评价计算机系统性能的综合指标是吞吐率。

第三章存储器

存储器的分类

按在计算机中的作用分类

主存储器

辅助存储器

高数缓冲存储器

按存储介质分类

磁表面存储器比如磁盘磁带

磁芯存储器

半导体存储器

光存储器比如光盘

按存取方式分类

随机存储器，其特点是存储器的任何一个存储单元都可以随机存取并且存储时间与存储器单元的物理位置无关 RAM又分为动态RAM和静态RAM。

只读存储器存储器的内容只能随机写入但是不能读出通常存放固定不变的程序常数和汉字

串行访问存储器对存取单元进行读写操作的时候要按照物理位置的先后进行寻址包括顺序存取存储器与直接存取存储器比如光盘磁带属于顺序存取存储器SAM。磁盘属于直接存取存储器DAM

按信息的可保存性分类

断电后存储信息消失的存储器称为易失性存储器

断电后信息保持的存储器称为非易失性存储器

存储器的性能指标

存储容量：存储字数❌字长

单位成本：每位价格=总成本/总容量

存储速度：数据传输率=数据的宽度/存取周期

注意存取周期不等于存取时间这是因为对于任何一种存储器在进行一次完整的存取操作之后都需要一定的休整时间存取周期往往比存取时间大的多

存取时间：是指从启动一次存储器操作到完成该操作所经历的时间

存取周期：又称存取周期或者访问周期是指存储器进行一次完整的读写操作所经历的时间间隔

主存带宽：又称为数据传输率，表示每秒主存进出信息的最大数量

多级层次的存储管理系统

cache—主存层

主要是为了解决主存速度与cpu速度不匹配的问题

cache的常见问题

cache的使用原理程序的局部性原理时间局部性是指在最近的未来要用到信息很可能是正在使用的信息因为程序中存在循环空间局部性是指在最近的未来要用到的信息很可能与现在正在使用的信息在存储空间上是邻近的因为指令通常是顺序存放顺序执行的

cache本质上就是cpu缓存通常由SRAM构成

cache块大小通常与存储块大小一致

当cpu发出写请求的时候如果cache'命中有可能会遇到cache与主存中的内容不一致的问题比如cpu写cache 把cache中的内容由x改为y 但是对应主存中的内容依然是x 没有发生改变这种情况下就要进行cache写回

直写法当cpu对cache进行写命中时必须把数据同时写入cache和主存当某一块需要替换的时候不必把这一块写回主存用新调入的块进行覆盖即可但是这样的方法增加了访存次数为了解决这个问题可以增加一个写缓冲队列 cpu同时将数据写入到cache和写缓冲中写缓冲再将内容写入主存写缓冲是一个fifo队列写缓冲可以解决速度不匹配的问题但是当频繁写的时候写队列会发生溢出所以这种方法并不是很好的方法。由于这种方法不需要标记是否发生修改所以并不存在脏位

对于直写法当cache不命中时采取非写分配法只写入主存不进行调块

写回法，这种方法cpu在进行访存的时候，只对cache进行修改，只有当这块需要被换出的时候才会进行换出，这个时候可以减少写回主存的开销修改位为1表明cache被修改过替换的时候需要写回主存，那么对于这种方法进行写的操作就需要设置一个脏位

当cache不命中的时候进行写分配法加载主存中的块到cache上然后更新这个cache块

cache主存块的映射方法

全相连

组相连

直接映射

cache的替换算法

随机算法

先进先出算法容易出现抖动

需要替换位的计算直接映射的替换为是log_2(行数)

替换位的计算组相联的替换位是log_2(分组数)