触发器导图笔记

下图梳理了数字电路第四章触发器的内容，有基本触发器、同步触发器两方面内容，知识点丰富全面，赶快收藏下图学习吧！

第四章 触发器

• 基本触发器
  • 与非门
    • 三种状态
      • 稳定状态
        • 当S-=R-=1，触发器有两个稳定状态，即“0”态和“1”态
      • 接受状态
        • 一个为1一个为0
      • 不允许同时加输入信号（理解p234波形图）
        • 信号同时存在输出端均为高电平（不允许出现）
        • 信号同时撤销时状态不定
        • 信号分时撤销时，状态决定于后撤销的信号
  • 或非门
    • 状态
      • 保持
      • 置1
      • 置0
      • 不允许
  • 主要特点
    • 优点
      • 结构简单，只要把两个与非门或者或非门交叉连接起来即可，是触发器的基础结构形式。
      • 具有置0，置1，保持功能，特性方程：？
    • 存在问题
      • 电平直接控制，导致电路抗干扰能力下降
      • R,S之间有约束，存在均为高电平均为低电平的情况，限制了使用
  • CMOS集成基本触发器
    • 与非门CC4044
      • 低电平有效
        • R=S=1 Q=0
    • 或非门CC4043
      • 高电平有效
        • R=S=1 Q=1
    • 特性方程：？
  • TTL集成基本触发器
    • 74279
    • 74LS279
• 同步触发器
  • 主要特点
    • 1.时钟电平控制 多个触发器可在同一个时钟脉冲下工作，给用户使用带来了方便，抗干扰能力也增强
    • 2.RS之间有约束
      • ①CP=S=R=1 会出现都是高电平的不正常现象
      • ②CP=1，R/S分别撤销，触发器状态取决于后者
      • ③CP=1，R和S同时撤销，会出现竞态
      • ④R=S=1，CP撤销，也会出现竞态
  • 同步D触发器
    • Qn+1=D （CP=1期间有效）
    • 主要特点
      • 1. 时钟电平控制，无约束问题
      • 2.CP=1是跟随，下降沿到来时才锁存