导图社区 PCB设计
PCB设计知识总结，包括PCB布线的一般原则、高速PCB设计基本原则、模数混合电路的PCB 设计、 射频电路的PCB 设计等等。
PCB焊盘设计的一些基本要求的详细说明，焊盘，是表面贴装装配的基本构成单元，用来构成电路板的焊盘图案(land pattern)，即各种为特殊元件类型设计的焊盘组合。
这是一篇关于电路分析的思维导图，学好电子电路的关键是学会分析电路，而分析电路先要掌握一些与电路分析有关的基本定律和方法
这是一篇关于SQL必知必会（第5版）1-5课学习笔记的思维导图，包含了解SQL，检索数据，排序检索数据，过滤数据和高级数据过滤这五课的内容。
社区模板帮助中心，点此进入>>
论语孔子简单思维导图
《傅雷家书》思维导图
《童年》读书笔记
《茶馆》思维导图
《朝花夕拾》篇目思维导图
《昆虫记》思维导图
《安徒生童话》思维导图
《鲁滨逊漂流记》读书笔记
《这样读书就够了》读书笔记
妈妈必读：一张0-1岁孩子认知发展的精确时间表
PCB设计
PCB布线的一般原则
布线中的DFM要求
DFM的要求放在第一位，都必须要满足可制造性的要求
过孔
机械钻孔的常规推荐大小为8mil以上，6mil的钻孔加工上有难度
厚径比
板厚和孔径的比值，常规为8∶1，最好不要超过10∶1
机械钻孔焊环
常规单边5mil以上，阻焊的形状单边3mil以上
孔盘与孔盘之间的间距要求：B≥5mi。
孔盘到铜箔的最小距离要求
B1&B2≥5mil；板内有0.8mm以下BGA，可以在BGA内区域做4mil，BGA区域外严格按照≥5mil安全间距设计
金属化孔（PTH）到板边（hole to outline）
最小间距保证焊盘边缘距离板边的距离：B3≥20mil
非金属化孔（NPTH）孔壁到板边依照结构而定
一般没有特殊要求，特殊情况下还可有少量破盘设计
安装孔的特殊要求
ETCH线（蚀刻线）的DFM要求
PCB分层堆叠设计抑制EMI辐射
共模EMI的抑制
通常，电源分层的间距是6mil，夹层是FR4材料，则每平方英寸电源层的等效电容约为75pF。显然，层间距越小，电容越大
对于上升时间为100～300ps的电路，采用层间距小于1mil的分层技术，并用介电常数很高的材料（如陶瓷和加陶塑料）代替FR4介电材料
常见的上升时间为1～3ns的电路，PCB采用3～6mil层间距和FR4介电材料时通常能够处理高频谐波，并使瞬态信号足够低，也就是说可以使共模EMI降得很低
设计多电源层抑制EMI
不同的电源创建各自配对的电源层和接地层
信号走线层与其回路接地层之间应该有一个绝缘隔离层，配对的层间距（或一对以上）应该越小越好
防止走线谐振
在PCB布线时，布线长度不得与其波长成整数倍关系，以免产生谐振现象。
检查走线的开环和闭环
不允许出现一端浮空的布线
防止信号线在不同层间形成自环
主要原则
严格计算布线通道，满足载流要求。
还要关注过孔的载流能力，合理规划过孔数量和位置。
发热量大的芯片下方有空的位置可以大面积加地铜，并添加地孔来加强散热。
大功率发热量大的器件的投影区内，在所有层都不要走高速线和敏感信号线。
大电流电源，如果其布线路径比较长时，需要加强其布线通道来减少热损耗。
已经添加有散热焊盘的发热器件，在散热焊盘上添加过孔来加强散热。
控制走线方向
相邻层的走线方向成正交结构
用地平面隔离各布线层，用地线隔离各信号线
拐角设计
圆角方式是最好的，45°拐角可以用到10GHz频率上。对于45°拐角走线，拐角长度最好满足L≥3W
控制走线分支的长度
分支的长度尽量短
一般要求走线延时tdelay≤trise/20，其中trise是数字信号的上升时间
控制走线的长度
1.使走线长度尽可能的短
2.调整走线长度
设计接地保护走线
数字
在数字电路中，如果两条走线之间的距离（间距）足够并允许引入一条保护走线，则两条走线相互之间的耦合通常已经很低，也就没有必要设置一条接地保护走线了
模拟
在模拟电路的PCB设计中，保护走线被广泛地使用，例如，在一个没有完整的地平面的两层板中，如果在一个敏感的音频输入电路的走线两边并行走一对接地的走线，则串扰可以减少一个数量级
在数字电路中，可以采用一个完整的接地平面取代接地保护走线，
控制PCB导线的阻抗和走线终端匹配
在PCB布线时，同一网络的线宽应保持一致
对PCB导线的阻抗是有要求的，需要控制PCB导线的阻抗
晶振的设计
晶振是一个干扰源，本体表层及第二层禁止其他网络走线，并注意在晶振管脚及负载电容处多打地过孔。
晶振走线应尽量短，尽量不要打孔换层，走线和元件同面，并且采用π形滤波方
FB反馈设计
设置到10～15mil
高速PCB设计基本原则
LVDS
一般原则
1．采用多层板结构形式
2．控制传输线阻抗
1）确定走线模式、参数及计算阻抗
2）走平行等距线
3．遵守紧耦合的原则
差分线对间距小于或等于线宽的原则
当两条差分信号线距离很近时，电流传输方向相反，其磁场相互抵消，电场相互耦合，电磁辐射也要小得多。
4．走线应该尽可能地短而直
5．不同差分线对之间的间距不能太小
应大于3～5倍的差分线间距，
在不同差分线对之间加地孔隔离以防止相互间的串扰
6．LVDS信号远离其他信号
7．LVDS差分信号不可以跨平面分割
8．接收端的匹配电阻要尽量靠近接收引脚
9．控制匹配电阻的精度
使用终端匹配电阻可实现对差分传输线的匹配，其阻值一般在90～130Ω之间
使用精度为1%～2%的表面贴电阻跨接在差分线对上，必要时也可使用两个阻值各为50Ω的电阻，并在中间通过一个电容接地，以更好滤去共模噪声。根据经验，10%的阻抗不匹配就会产生5%的反射。
10．未使用的引脚处理
有未使用的LVDS接收器输入引脚悬空，所有未使用的LVDS和TTL输出引脚悬空，所有未使用的TTL发送/驱动器输入和控制/使能引脚接电源或地。
PCB走线设计
① 采用阻抗受控传输线，传输线的阻抗与传输媒质（如电缆）和匹配电阻一致；
② 保持差分对的走线电气长度对称以减小错位；
③ 采用手工布线；
④ 减少过孔数量及其他不连续；
⑤ 避免采用90°拐角，应采用135°或弧形走线；
⑥ 尽量减小差分对的距离以提高接收器的共模抑制能力。
差分对走线
优点
①输出驱动总的di/dt会大幅降低，从而减小了轨道塌陷和潜在的电磁干扰
②与单端放大器相比，接收器中的差分放大器有更高的增益
③在返回路径中对付串扰和突变的鲁棒性更好
④不易受到开关噪声的干扰
缺点
①如果不对差分信号进行恰当的平衡或滤波，或者存在任何共模信号，就可能会产生EMI问题。
②与单端信号相比，传输差分信号需要双倍的信号线。
设计原则
①保持差分对的两信号走线之间的距离S在整个走线上为常数。
②确保D〉2S，以最小化两个差分对信号之间的串扰。
③使差分对的两信号走线之间的距离S满足S=3H，以便使元件的反射阻抗最小化。
④将两差分信号线的长度保持相等，以消除信号的相位差。
⑤避免在差分对上使用多个过孔，因为过孔会产生阻抗不匹配和电感。
USB OTG的设计
USB控制器参考电阻选用1%精度的电阻 ，参考电阻关系到USB眼图的好坏。
USB具有高达480Mbps的传输速率，所以差分信号对线路上的寄生电容非常敏感，因此要选择
低结电容的ESD保护元件 ，结电容要小于1pF。
同时，为抑制电磁辐射，可以考虑在信号线上预留共模电感 ，在调试过程中根据实际情况选择使用电阻或者共模电感。
5.8 G-sensor/Gyroscope的设计
G-sensor/Gyroscope放置在板子的偏中心位置 ，不要太靠边，不然会影响其灵敏。
G-sensor/Gyroscope在布局的时候，第1脚方向一般有一定的要求，如都朝左上角放置，这主要是看公司的习惯，方便软件调试。
阻抗匹配原则
阻抗控制
（1）DDR数据线，地址线，控制线单端信号走线控制50欧姆阻抗。
（2）WIFI天线，隔层参考50欧姆阻抗。
（3）HDMI、LVDS等差分走线控制100欧姆阻抗。
（4）USB、USB HUB等差分走线控制90欧姆阻抗。
注意事项
少打过孔，过孔会使重要的阻抗不连续。
层叠设置合理，保证信号换层之后阻抗一致，同时兼顾性能和价格。
针对端接匹配设计，合理布局。
注意走线拐角，90°和锐角会带来阻抗不连续。
走线等宽，在BGA和高密连接器范围可以局部减小线宽，这些区域也是阻抗不连续点。
差分布线等间距，控制差分阻抗一致。
注意信号跨分割，除了回流问题外，跨分割位置也是阻抗不连续点。
3W原则20H原则
为了减少线间串扰，应保证线间距足够大，当线中心距不少于3倍线宽时，则可保证70%的线间电场不互相干扰。
即将PWR层内缩，使得电场只在GND层的范围内传导，以一个H（PWR层与GND层之间的介质层厚度）为单位，内缩20H则可以将70%的电场限制在接地边沿内，内缩100H则可以将98%的电场限制在内。
为了抑制电源辐射，PWR层尽量遵循20H原则，如图15-5所示。不过一般按照经验值，GND层相对板框内缩20mil, PWR层相对板框内缩60mil缩40mil。在内缩的距离里面隔150mil左右放置一圈地过孔。
抑制干扰原则
走线3W原则，保证线间距。
20H准则，抑制信号对板外的辐射。
可能的情况下，减小信号层到参考平面的距离。
注意层间干扰，避免相邻层平行布线。
可能的情况下，减小同层平行布线的长度，可以在布线完成后进行优化。
关注快速上升边沿的信号，如时钟和高速信号。
关注弱小信号，如复位，模拟信号，注意不要被干扰。
TF/SD Card的设计
TF Card电路兼容SD2.0/3.0，模块供电为输出可调的VCCIO_SD，默认为3.3V供电。TF为经常插拔的接口，建议增加ESD元件
TF卡座VCC_SD电容布局时靠近卡座管脚放置。走线尽量与高频信号隔开，尽量整组包地处理。
如果有空间的话，CLK建议单独包地。
TF Card走线要求信号组内任意两条信号线的长度误差控制在400mil以内，否则会导致SD3.0高速模式下频率跑不高。
TF Card的PCB布线长度尽量控制在15.4in以内，在结构设计及布局上要考虑这一点，以提高SDIO的稳定性和兼容性。
布局布线时，注意信号线要先经过ESD元件之后再进行引出。
模数混合电路的PCB 设计
模数混合电路的PCB分区
PCB按功能分区
分割的隔离与互连
模数混合电路的接地设计
设计理想的参考面
模拟地和数字地分割
采用“统一地平面”形式
数字和模拟电源平面的分割
最小化电源线和地线的环路面积
模数混合电路的电源和接地布局
（1）PCB分区为独立的模拟电路和数字电路部分，并采用适当的元器件布局。
（2）跨分区放置ADC或DAC。
（3）不要对“地平面”进行分割，在PCB的模拟电路部分和数字电路部分下面设统一的地平面。
（4）采用正确的布线规则：在电路板的所有层中，数字信号只能在PCB的数字部分布线，模拟信号只能在电路板的模拟部分布线。
（5）模拟电源和数字电源分割，布线不能跨越分割电源面的间隙，必须跨越分割电源间隙的信号线要位于紧邻大面积地平面的信号层上。
（6）分析返回电流实际流过的路径和方式。
Audio/MIC/Earphone/Speaker的设计
1.Audio（音频）的设计
（1）Codec布局时应靠近连接座放置，走线尽可能短。
（2）为了保证供电充足，Codec各路电源走线线宽要求大于15mil, VCC_SPK走线线宽要求大于30mil
（3）Codec各输入、输出信号 包括HP OUT、LINE IN、LINE OUT、MIC IN、SPDIF、SPEAKER OUT等信号，为避免信号间串扰引起的输出失真及噪声，均需要进行 包地处理 （包地处理应包括同层包地与邻层包地），并与其他数字信号隔离。
（4）音频走线为模拟线，HP OUT信号线宽建议大于15mil, LINE IN/OUT信号线宽建议大于10mil。
（5）MIC IN信号比较敏感，为避免引入噪声，MIC的耦合电容要靠近Codec端放置。
2.MIC（咪头）的设计
MIC根据所选型的驻极体麦克风规格，选择合适的分压电阻
布线时，MIC1P与MIC1N差分走线加粗到10～12mil，并且尽量立体包地处理，尽量远离高速线，减少对其的干扰。
3.Earphone（耳机）的设计
耳机信号走线同样属于音频信号，LOUT、ROUT左、右声道走线需要加粗处理，类似于差分走线
并且立体包地，尽可能地避免其他走线对其的干扰
4.Speaker（喇叭）的设计
为抑制功放电磁辐射，需把功放到喇叭的走线缩短，并加粗，尽量少走弯
为避免噪声干扰，建议差分走线，线宽大于20mil，线距小于10mil，并在靠近喇叭输出端预留LC滤波电路
射频电路的PCB 设计
在PCB的设计中，1/4波长是非常重要的参数
如果走线的长度与1/4波长相当或大于1/4波长，在进行电路仿真时必须将走线作为一个元件来对待
在进行射频PCB的设计时，要求走线尽可能短
WIFI/BT的设计
WIFI/BT模块属于易受干扰的模块，PCB布线时注意远离电源、DDR等模块，在空间充足的情况下，建议添加屏蔽罩
避免靠近电源或高速信号布线
SDIO走线作为数据传输走线，需尽可能平行，并进行整组包地处理，如果有空间的话，CLK建议单独包地。
信号组内任意两条信号线的长度误差控制在400mil以内 ，尽量等长，否则会导致SDIO3.0高速模式下频率跑不高。
模块下方第一层保持完整的地 ，不要有其他信号走线，其他信号走线尽量走在内层
晶振本体下方保持完整的地，不要有其他信号走线， 晶振管脚要有足够的地过孔进行回流
天线及微带线宽度设计需考虑到阻抗，阻抗严格为（50±10）ohm 走线下方需有完整的参考平面 作为RF（射频）信号的参考地，天线布线越长，能量损耗越大，因此在设计时， 天线路径越短越好 ，不能有分支出现，不能打过孔。 需用弧形走线。
