亿图脑图MindMasterFPGA工程师技能树
导图社区 FPGA工程师技能树
- 相似推荐
- 大纲
FPGA工程师
业务理论
通信
无线
有线
汽车
ADAS
车载系统
电气化与联网
ECU
电机
安全网关
ICT DC
计算
Pipeline
Cache
TLB/WalkPage
CC:QPI/UPI/CHI
NCC:PCIe/AMBA
CXL:(.io/.cache/.memory)
存储
JEDEC/NVMe/Virtio
DRAM
DDR2/3/4/5
Memory RAS
Flash
NorFlash
NandFlash
网络
802.3
MAC
TCP/IP
Offload
测试设备
半导体ATE
存储器件
数模器件
射频器件
测试测量仪器
示波器
频谱分析仪
网络分析器
仿真与原型
ASIC仿真
FPGA原型
编码理论
纠错
CRC/ECC/BCH/RS
压缩
ZIP/LNZ
音视频
Audio
MP3
AAC
WMA
Video
MPEG4
H263
H264
加解密
对称
DES/AES
非对称
RSA/ECC
散列
MD5/SHA
系统架构
顶层系统设计与规划
软件系统层次设计
子系统模块规划
器件选型
资源评估
量产与否
价格
功耗分析
可替代方案
寄存器
自动产生
RTL代码
验证代码
说明文档
建模
抽象
实现
上版调试
硬件调试
调试设备试用
示波器
逻辑分析仪
PCIe分析仪
时钟/复位
低速接口
高速接口
功能测试
错误注入
错误现场
寄存器一键收集
芯片级调试
SingalTap
JTag
系统机调试
驱动
API
软件调试
驱动与API配合
软件测试技巧
后端开发
器件资源
LUT
RAM
PLL
SRL
DSP
IO
IOB
Serdes
LVDS
IODelay
IDDR
ODDR
GTP/GPX
硬件基础
常用电平标准
器件电气特性
常用外围电路
信号完整性
功耗预估
仿真工具
Modelsim
Synplify
Vivado
Quartus
时序优化
时序约束
inputdelay约束
outputdelay约束
多周期约束
时钟约束
异步约束
false约束
时序概念
Tmax
Tsu
Tco
Th
异步组
异步路径
关键路径
时序收敛
pipeline
retiming
收敛技巧
电路打拍
逻辑简化
前端验证
验证平台搭建
验证方法学
UVM
OVM
验证语言
SystemVerilog
C++
SystemC
脚本语言
Perl
Tcl
Python
仿真工具
Modelsim
VCS
前端设计
基础电路
控制电路
时序逻辑
基础单元
D触发器
典型电路
分频器
移位寄存器
计数器
RAM
组合逻辑
基础单元
与门
或门
与非门
典型电路
加法器
译码器
编码器
选择器
比较器
算法电路
典型电路
除法电路
常数除法
变量除法
乘法电路
有符号乘法
无符号乘法
减法电路
加法电路
开方电路
函数计算
Cordic算法
基础电路
定点运算
截位
饱和
定点化
RTL描述
语言
Verilog
VHDL
System Verilog
Code Style
可信
低功耗
运维
IDE
UE
Vim/Gvim
可综合RTL设计
wire
reg
assign
always(*)
case
if else
function
always(posedge clk or negedge rst_n)
非阻塞赋值
阻塞赋值
运算
逻辑运算
算术运算
按位运算
等式运算
关系运算
拼接运算
移位运算
条件运算
设计技巧
多线程
流水线
时分复用
乒乓操作
PS，SP
模块设计
同步设计
寄存输出
复位
同步复位
异步复位/同步释放
fifo
普通
零延时
Ram
Block Ram
Distribute Ram
Reg Ram
状态机
三段式
二段式
计数器/同步器
边沿检测
ROM/CAM
位宽转换
串并
异步处理
数据跨时钟域处理
单bit信号跨时钟域处理
多bit控制信号跨时钟域处理
亚稳态原理与处理(格雷码转换)
接口与IP
低速接口
JTAG
UART
IIC
SPI
高速接口
PCIe/CXL
DDR
ETH
MIPI
SATA