导图社区 计算机组成原理
该本思维导图介绍了计算机的基本组成原理和内部工作机制。共分8章,主要内容分成两个部分:第1、2章介绍了计算机的基础知识;第3-8章介绍了计算机的各子系统(包括运算器、存储器、控制器、外部设备和输入输出子系统等)的基本组成原理、设计方法、相互关系以及各子系统互相连接构成整机系统的技术。喜欢的小伙伴可以点个赞哦!
编辑于2019-01-16 09:38:14计算机组成原理
计算机系统概论
冯诺依曼的组成
运算器、存储器、控制器、输入输出设备
计算机系统的结构层次
高级语言级、汇编语言级、操作系统级、一般机器级、微程序设计级
计算机的性能指标
CPU性能指标、存储器的性能指标、I/O吞吐率
运算方法和运算器
原码、补码、反码、移码的表示
正数:原码:符号0且数值不变 反码;同原码 补码:同原码 移码 符号1 且数值不变
负数:原码:符号1且数值不变 反码:符号不变且数值求反 补码:符号不变且数值在反码数值基础上加1 移码:符号0数值不变
定点数的加减运算(以下全用补码进行操作)
加法:[X]补+[Y]补=[X+Y]补 符号位参与运算,超过符号位的进位舍去
减法:[X]补-[Y]补=[X]补+[-Y]补 求[-Y]相当于对[Y]包括符号位求反且加1
定点数的乘法
1.符号位用异运算2.数值部分加绝对值按手工乘法运算3.如果是原码并行乘法直接得到答案,如果是补码并行乘法 算后结果要求补,算前乘数也要求补
定点数的除法
不恢复余数的除法:1.求补除数X,被除数Y,并求出除数Y的[-Y]补。2.被除数加 [-Y] 结果为正商1为负商0 结果左移1位接着运算,若结果为正接着加[-Y] 为负加[Y]
基本定点运算器的组成
ALU功能:能进行多种算术运算和逻辑运算。
浮点数运算方法与运算步骤
IEEE745标准 S符号位 尾数要隐藏最高位1表示 阶码E偏移值127=(e真值+127)
规格化:原码表示:小数点后最高位为1 补码表示:符号位和最高位数值相反
浮点数加减法:1.先求补,全部操作数用不骂表示 2.比较阶码大小并对阶 3.进行相加减运算 4.规格化 5.尾数舍入处理 6.判断溢出
浮点数乘除法:1.先求补、全用补码表示 2.阶码加减操作 3.尾数乘除 4.尾数规格化 5.舍入处理 6溢出操作
溢出判断
单符号位补码加减计算时:当最高有效位产生进位,而符号位没有产生进位,则正溢 当最高有效位没有产生进位,而符号位产生进位,则负溢
双符号位补码加减运算时候,两个符号位相异则溢出
多层次的存储器
多级存储器体系结构
cache高速缓冲存储器、主存储器、外存储器
主存储器的性能指标
存储容量、存储时间、存储周期、存储器带宽
SRAM
地址线A指定了存储器的容量是单向
控制线D指定了存储器字长是双向
读写信号R/W 片选信号Cs
字位扩展
字扩展:地址线、数据线、R/W读写信号控制线公用。Cs控制线用译码器分别引出
位扩展:地址线、控制线都公用。数据线分别引出
系统程序区:ROM 用户程序区SRAM 用户程序工作区:SRAM
并行存储器
双端口存储器:同一个存储器具有两组相互独立的读写控制电路
多模块交叉存储器:使连续地址分布在不同的模块上,而同一模块内的地址都是不连续的。因此对连续字的传送可以流水式并行存取,大大提高流水线的带宽
带宽计算:[T:模块存取一个字的周期][t:总线传送周期][m:交叉存取度]m=T/t 交叉存取时间:T+(m-1)t 顺序存取时间:Tm 带宽W=q(信息总量)/时间 信息总量=字长×m个字数
cache:解决CPU和主存之间速度不匹配的问题
cache性能指标计算
命中率h=Nc/(Nc+Nm)
r=tm/ta 表示主存慢于cache的速率
访问效率e=tc/ta ta表示cache/主存的平均访问时间
e=q/[r+(1-r)h]
cache访问主存的地址映射方法和地址计算
地址计算
cache的数据块大小称为行,共有m=2^r行
主存的数据块大小称为块,共有n=2^s块
块和行等长由2^w个连续字组成
全相联映射
相关参数:
主存地址长度:s+w
寻址单元数:2^w
标记大小:s
直接映射
映射关系 cache行号i 主存块号j。 i=j mod m(cache总行数)
相关参数:
主存地址长度:s+w
主存的块数,cache的行数,块(行)大小,标记大小s
寻址单元数:2^(s+w)
组相连映射
相关参数:
cache分为v组=2^d
cache每组有k行
cache的行数:kv
映射函数关系:组号=j mod v
标记大小 s-d
寻址单元数:2^(s+w)
替换策略
最不经常使用LFU
被访问的行计数器增加1,换值小的行,缺点是不能反映cache近期访问情况
近期最少使用LRU
被访问的行计数器置0,其他计数器加1,换值大的行
随机策略
随机换出,缺点是有可能刚换出的又马上调用,但这个缺点随着cache的容量增大而降低
写回策略
写回法
换出时,对行的修改位进行判断是否写回还是舍弃,可以显著降低写主存次数,但存在不一致的隐患
全写法
写命中时,cache和主存一起写,cache虽然无需设置修改位和相应逻辑判断,但是写操作无高速缓冲功能,降低了cache功效
写一次法
第一次写命中时用全写法,其他时候用写回法
指令系统
指令系统的基本要求
完备性,有效性,规整邢,兼容性
指令的格式
一般格式:|操作码字段|地址码字段|
指令字长度
半字长指令
指令字长度=半个机器字长度
单字长指令
指令字长度=1个机器字长度
双字长指令
指令字长度=2个机器字长度
寻址方式
指令寻址方式
顺序寻址
跳跃寻址
操作数寻址方式
隐含寻址
立即寻址
地址字段是操作数本身 eg:MOV AX,10H
直接寻址
地址字段直接指出操作数在内存中的地址 E=A eg:MOV AX [100H]
间接寻址
地址字段中的A是操作数地址的指针 E=(A)
寄存器寻址
寄存器寻址方式
寄存器中存放的是操作数 E=R eg:MOV MOV AX,BX
寄存器间接寻址方式
寄存器中存放的是操作数在内存中的地址E=(R) eg:MOV [AX] [BX]
偏移寻址
偏移寻址是寄存器间接寻址和直接寻址的结合
相对寻址
E=(PC)+A
基址寻址
E=(BR)+A
变址寻址
E=(I)+A
段寻址
堆栈寻址
输入输出系统
外围设备和CPU交换信息的方式
程序查询方式
CPU定期主动来了解设备工作状态,浪费了CPU资源
程序中断方式
当某一外设的数据准备就绪以后,主动向CPU发出请求信号,CPU响应中断请求以后,暂停主程序,转移到该设备的服务主程序,为设备进行服务,结束时返回主程序。
准备就绪的标志RD
设备已做好数据的接受或发送置1 否则置0
允许中断触发器EI
允许设备发出中断请求置1 否则置0
中断请求触发器IR
有中断源发出中断请求置1 否则置0
中断屏蔽触发器IM
CPU受理外界的中断请求置1 否则置0
外存与I/O设备
磁盘存储器的技术指标及相关计算
主要包括存储密度,存储容量,存储时间,以及数据传输率
道密度:沿磁盘半径方向单位长度上的磁道数
位密度:磁道单位长度上能记录的二进制代码的位数
面密度:位密度和道密度的乘积
存储容量:一个磁盘存储器能存储的字节总数
平均等待时间:1/2r r:磁盘转速
磁盘的传输速率:Dr=rN Dr=Dv
r:磁盘转速 N:每条磁道容量 D:位密度 v:磁盘旋转线速度
磁盘存储器的每个扇区记录定长的数据,读写操作是以扇区为单位一位一位串行记录的
磁盘地址格式方案eg:|台号|柱面|盘面号|扇区号|
刷新和刷新存储器
分辨率是指显示器所能表示的像素个数
存储容量M=分辨率×C(颜色深度化成bit单位)
刷新所需带宽=分辨率×每个像素点颜色深度×刷新速率
DMA方式
外围设备可以通过DMA直接访问内存,此时CPU可以继续工作
三种方式:1.停止CPU访内 2.周期挪用 2.DMA和CPU交替访内
通道方式
他有自己的指令和程序专门负责输入输出的传输控制,从而使CPU将传输控制功能下发给通道,CPU只负责数据处理,实现了CPU的内部数据处理和I/O设备的平行工作
总线系统
总线是构成计算机系统的互联机构
总线的带宽计算
Dr=D/T 总线时钟周期T、一个总线周期传送的数据量D
总线的内部结构
早期:地址线、数据线、控制线
当代: 数据传送总线:由地址线数据线控制线组成 仲裁总线:包括总线请求线和总线授权线 中断和同步总线:用于处理带优先级的中断操作,包括中断请求线和中断认可线 公用线……
总线的仲裁
集中式仲裁
链式查询方式
菊花链查询法
优缺点:实现简单,易扩充设备,但是对询问电路故障很敏感
离总线仲裁器越近,优先级越高。
计数器定时查询方式
可以改变优先级数,但是增加了线数
独立请求方式
响应时间快,对优先次序控制相当灵活,普遍采用
分布式仲裁
中央处理器
功能:指令控制,操作控制,时间控制,数据加工
CPU由运算器和控制器两大部分组成
运算器功能:执行算术运算,执行逻辑运算,并进行逻辑测试
控制器功能:协调整个系统的工作
CPU中主要寄存器
程序计数器PC
用来存放正在执行的指令地址或者即将执行的下一条指令的地址
指令寄存器IR
用来保存当前正在执行的指令地址
数存地址寄存器AR
用来保存cpu当前访问的数存单元的地址
数据缓冲寄存器DR
用来存放ALU的结果或者由数据存储器读出的数据字,或者来自外部接口的数据字
通用寄存器GR
当ALU进行运算时,为ALU提供一个工作区
程序状态字PSW
用来保存进行算术运算或者逻辑运算或测试时候结果建立的条件代码
数据通路图和指令流程图
指令周期和cpu周期和微指令周期
指令周期是指该CPU执行一条机器指令所用的若干个时钟周期的时间
微指令周期是指该CPU执行一条微指令所用的时钟周期的时间
时序信号产生器的控制方式
同步控制
异步控制
微程序控制器
组成
微指令寄存器(微地址寄存器,微命令寄存器),地址转移逻辑,控制存储器
控制寄存器:用来存放实现全部指令系统的微程序。
微指令寄存器:存放从控制ROM中取出的一条微指令信息。
地址转移逻辑:自动完成修改微地址的任务。
工作原理
微命令和微操作和微指令和微程序的概念,和指令和程序的关系
微命令是微操作的控制信号
微操作是微命令的操作内容
微指令是完成一个基本运算或功能的一组微命令
微程序是完成指定任务的微指令序列
一条机器指令由一段用微指令编成的微程序来解释执行
程序是能完成某些工作的指令集
微指令格式
水平型微指令
一次定义并执行多个并行操作微命令的微指令
垂直型微指令
由微操作码规定的微指令功能
流水CPU结构
指令部件,指令队列,执行部件
三种冲突
资源相关
数据相关
写后读WAR
读后写RAW
写后写WAW
控制相关