导图社区 第一章 计算机系统概述
该模板是一张关于408考研,期末考试,计算机组成原理第一章思维导图,专为计算机专业学生、考研 / 软考备考者、计算机基础课程学习者打造,是系统梳理计算机组成原理入门知识的高效学习工具。思维导图的结构化呈现方式,将计算机系统层次结构、计算机性能指标、计算机系统概述补充三大核心模块拆解为层级清晰、逻辑连贯的分支框架,同时融入关键知识点标注与补充说明,帮助使用者快速构建计算机组成原理的知识体系,精准攻克入门阶段的核心考点与概念逻辑。对于计算机专业学生与考研 / 软考备考者而言,这份思维导图模板可直接用于课堂笔记整理、期末复习、考点梳理,将计算机硬件组成、系统层次结构、性能指标(CPU 性能、存储器性能)、指令字长 / 存储字长 / 机器字长关系等零散知识点系统化,降低理解与记忆难度,提升备考效率;对于计算机基础课程学习者,模板清晰呈现了计算机系统的核心概念、层次结构与性能评价方法,可用于入门学习、知识搭建,快速建立对计算机组成原理的整体认知。模板完整覆盖计算机系统概述核心考点:从计算机硬件与软件的基本组成、工作过程,到计算机系统的多级层次结构与 ISA 指令集体系;从 CPU 性能指标(CPI、IPS、时钟频率)、存储器性能指标,到系统整体性能评价方法;再到机器字长、存储字长、指令字长的关联与计算机系统结构、组成、实现的区别,均以思维导图形式清晰呈现,层级分明,便于快速查阅、重点标记与按需编辑修改,适配备考笔记、课程复习提纲、学习课件等多种场景。
编辑于2026-05-07 15:51:54这是一篇关于408考研,期末考试,计算机组成原理,输入输出系统思维导图,专为计算机专业学生、考研(如 408 统考)/ 软考备考者、计算机硬件底层原理学习者打造,是系统梳理 I/O 系统核心知识的高效学习工具。思维导图的结构化呈现方式,将 I/O 系统的基本概念、I/O 接口、I/O 控制方式、中断处理流程四大核心模块拆解为层级清晰、逻辑连贯的分支框架,同时融入高频考点标注、原理示意图与对比表格,帮助使用者快速构建输入 / 输出系统的知识体系,精准攻克 I/O 控制方式对比、DMA 传输原理、中断处理流程、磁盘调度算法等重难点与高频考点。对于计算机专业学生与考研 / 软考备考者而言,这份思维导图模板可直接用于课堂笔记整理、期末复习、考点梳理,将 I/O 接口的软硬件构成、程序查询 / 中断 / DMA 控制方式的差异、中断响应与处理全过程、磁盘调度计算等零散知识点系统化,降低理解与记忆难度,提升备考效率;对于计算机底层原理学习者,模板清晰呈现了主机与外设数据交互的完整逻辑,可用于入门学习、硬件原理学习的知识框架搭建,快速建立对计算机输入输出系统的整体认知。模板完整覆盖输入 / 输出系统核心考点:从 I/O 系统的基本概念、接口的分类与工作原理,到程序查询、中断、DMA 三种核心 I/O 控制方式的对比;从中断响应与完整处理流程,到磁盘调度算法、DMA 传输原理等计算类高频考点,均以思维导图形式清晰呈现,层级分明,便于快速查阅、重点标记与按需编辑修改,适配备考笔记、课程复习提纲、学习课件等多种场景。该模板借助万兴脑图软件绘制,助力计算机学习者高效掌握输入 / 输出系统核心知识。
这是一篇关于408考研,期末考试,计算机组成原理,总线的思维导图,专为计算机专业学生、考研 / 软考备考者、计算机底层原理学习者打造,是系统梳理总线系统核心知识的高效学习工具。思维导图的结构化呈现方式,将总线概述、总线仲裁、总线操作和定时、总线标准四大核心模块拆解为层级清晰、逻辑连贯的分支框架,同时融入关键原理示意图、性能计算要点与对比说明,帮助使用者快速构建总线系统的知识体系,精准攻克总线分类、仲裁方式、传输定时与性能分析等重难点与高频考点。对于计算机专业学生与考研 / 软考备考者而言,这份思维导图模板可直接用于课堂笔记整理、期末复习、考点梳理,将总线的特性与分类、集中式 / 分布式仲裁方式、同步 / 异步传输定时、总线性能指标计算等零散知识点系统化,降低理解与记忆难度,提升备考效率;对于计算机底层原理学习者,模板清晰呈现了计算机系统中各部件通过总线进行数据传输的完整逻辑,可用于入门学习、硬件原理学习的知识框架搭建,快速建立对计算机系统互连机制的整体认知。模板完整覆盖总线系统核心考点:从总线的基本概念、分类与特性,到总线仲裁的集中式与分布式实现;从总线操作的同步 / 异步 / 半同步定时方式,到总线标准与性能指标计算,均以思维导图形式清晰呈现,层级分明,便于快速查阅、重点标记与按需编辑修改,适配备考笔记、课程复习提纲、学习课件等多种场景。
这是一篇关于408考研,期末考试,计算机组成原理,中央处理器的思维导图,专为计算机专业学生、考研 / 软考备考者、计算机底层原理学习者打造,是系统梳理 CPU 核心知识的高效学习工具。思维导图的结构化呈现方式,将 CPU 的功能和基本结构、指令执行过程、数据通路、控制器、指令流水线、多处理器系统六大核心模块拆解为层级清晰、逻辑连贯的分支框架,同时融入高频考点标注、关键概念对比与计算要点,帮助使用者快速构建 CPU 工作原理的知识体系,精准攻克数据通路设计、流水线性能分析、中断处理流程等重难点与高频考点。对于计算机专业学生与考研 / 软考备考者而言,这份思维导图模板可直接用于课堂笔记整理、期末复习、考点梳理,将 CPU 结构、指令执行周期、数据通路设计、硬布线 / 微程序控制器对比、流水线冲突处理、多处理器系统分类等零散知识点系统化,降低理解与记忆难度,提升备考效率;对于计算机底层原理学习者,模板清晰呈现了 CPU 从指令取指到执行的完整工作流程,可用于入门学习、底层原理学习的知识框架搭建,快速建立对计算机核心部件的整体认知。模板完整覆盖中央处理器核心考点:从 CPU 的功能与基本结构、指令执行的完整过程,到数据通路的设计原理与分类;从硬布线与微程序控制器的工作原理与对比,到指令流水线的性能指标、冲突处理与多发技术;再到多处理器系统的基本概念与硬件多线程技术,均以思维导图形式清晰呈现,层级分明,便于快速查阅、重点标记与按需编辑修改,适配备考笔记、课程复习提纲、学习课件等多种场景。
社区模板帮助中心,点此进入>>
这是一篇关于408考研,期末考试,计算机组成原理,输入输出系统思维导图,专为计算机专业学生、考研(如 408 统考)/ 软考备考者、计算机硬件底层原理学习者打造,是系统梳理 I/O 系统核心知识的高效学习工具。思维导图的结构化呈现方式,将 I/O 系统的基本概念、I/O 接口、I/O 控制方式、中断处理流程四大核心模块拆解为层级清晰、逻辑连贯的分支框架,同时融入高频考点标注、原理示意图与对比表格,帮助使用者快速构建输入 / 输出系统的知识体系,精准攻克 I/O 控制方式对比、DMA 传输原理、中断处理流程、磁盘调度算法等重难点与高频考点。对于计算机专业学生与考研 / 软考备考者而言,这份思维导图模板可直接用于课堂笔记整理、期末复习、考点梳理,将 I/O 接口的软硬件构成、程序查询 / 中断 / DMA 控制方式的差异、中断响应与处理全过程、磁盘调度计算等零散知识点系统化,降低理解与记忆难度,提升备考效率;对于计算机底层原理学习者,模板清晰呈现了主机与外设数据交互的完整逻辑,可用于入门学习、硬件原理学习的知识框架搭建,快速建立对计算机输入输出系统的整体认知。模板完整覆盖输入 / 输出系统核心考点:从 I/O 系统的基本概念、接口的分类与工作原理,到程序查询、中断、DMA 三种核心 I/O 控制方式的对比;从中断响应与完整处理流程,到磁盘调度算法、DMA 传输原理等计算类高频考点,均以思维导图形式清晰呈现,层级分明,便于快速查阅、重点标记与按需编辑修改,适配备考笔记、课程复习提纲、学习课件等多种场景。该模板借助万兴脑图软件绘制,助力计算机学习者高效掌握输入 / 输出系统核心知识。
这是一篇关于408考研,期末考试,计算机组成原理,总线的思维导图,专为计算机专业学生、考研 / 软考备考者、计算机底层原理学习者打造,是系统梳理总线系统核心知识的高效学习工具。思维导图的结构化呈现方式,将总线概述、总线仲裁、总线操作和定时、总线标准四大核心模块拆解为层级清晰、逻辑连贯的分支框架,同时融入关键原理示意图、性能计算要点与对比说明,帮助使用者快速构建总线系统的知识体系,精准攻克总线分类、仲裁方式、传输定时与性能分析等重难点与高频考点。对于计算机专业学生与考研 / 软考备考者而言,这份思维导图模板可直接用于课堂笔记整理、期末复习、考点梳理,将总线的特性与分类、集中式 / 分布式仲裁方式、同步 / 异步传输定时、总线性能指标计算等零散知识点系统化,降低理解与记忆难度,提升备考效率;对于计算机底层原理学习者,模板清晰呈现了计算机系统中各部件通过总线进行数据传输的完整逻辑,可用于入门学习、硬件原理学习的知识框架搭建,快速建立对计算机系统互连机制的整体认知。模板完整覆盖总线系统核心考点:从总线的基本概念、分类与特性,到总线仲裁的集中式与分布式实现;从总线操作的同步 / 异步 / 半同步定时方式,到总线标准与性能指标计算,均以思维导图形式清晰呈现,层级分明,便于快速查阅、重点标记与按需编辑修改,适配备考笔记、课程复习提纲、学习课件等多种场景。
这是一篇关于408考研,期末考试,计算机组成原理,中央处理器的思维导图,专为计算机专业学生、考研 / 软考备考者、计算机底层原理学习者打造,是系统梳理 CPU 核心知识的高效学习工具。思维导图的结构化呈现方式,将 CPU 的功能和基本结构、指令执行过程、数据通路、控制器、指令流水线、多处理器系统六大核心模块拆解为层级清晰、逻辑连贯的分支框架,同时融入高频考点标注、关键概念对比与计算要点,帮助使用者快速构建 CPU 工作原理的知识体系,精准攻克数据通路设计、流水线性能分析、中断处理流程等重难点与高频考点。对于计算机专业学生与考研 / 软考备考者而言,这份思维导图模板可直接用于课堂笔记整理、期末复习、考点梳理,将 CPU 结构、指令执行周期、数据通路设计、硬布线 / 微程序控制器对比、流水线冲突处理、多处理器系统分类等零散知识点系统化,降低理解与记忆难度,提升备考效率;对于计算机底层原理学习者,模板清晰呈现了 CPU 从指令取指到执行的完整工作流程,可用于入门学习、底层原理学习的知识框架搭建,快速建立对计算机核心部件的整体认知。模板完整覆盖中央处理器核心考点:从 CPU 的功能与基本结构、指令执行的完整过程,到数据通路的设计原理与分类;从硬布线与微程序控制器的工作原理与对比,到指令流水线的性能指标、冲突处理与多发技术;再到多处理器系统的基本概念与硬件多线程技术,均以思维导图形式清晰呈现,层级分明,便于快速查阅、重点标记与按需编辑修改,适配备考笔记、课程复习提纲、学习课件等多种场景。
第一章 计算机系统概述
1.2计算机系统的层次结构
计算机硬件的基本组成
冯·诺依曼计算机
“存储程序”的思想
将指令以二进制代码的形式事先输入计算机的主存储器,然后按其在存储器中的首地址执行程序的第一条指令,然后按该程序的规定顺序执行其他指令,直至程序执行结束
实现自动化地执行代码
第一台采用冯诺依曼结构的计算机EDVAC
特点
1. 计算机硬件系统5大部件组成
输入设备
将信息转换成机器能识别的形式
输出设备
将结果转换成人们熟悉的形式
主存储器
存放数据和程序
运算器
算术运算、逻辑运算
控制器
指挥各部件,使程序运行
主机
2. 指令和地址按同等地位存储在存储器中,可按地址访问
(同等地位:二进制指令)(地址:存储单元地址)
3. 指令和数据均用二进制代码表示
4. 指令由操作码和地址码组成
操作码
操作的类型
地址码
操作数的地址
5. 指令在存储器中按顺序存放
(采用”存储程序“的工作方式)
程序执行过程就是根据指令里指明的地址码对特定的内存单元做访寻操作
6. 冯·诺依曼计算机以运算器为中心
输入/输出设备与存储器之间的数据传送通过运算器完成
程序指令的运行由控制器完成
计算机软硬件逻辑功能的等价性
计算机系统设计的重要依据
对某一功能来说,其既可以用软件实现,又可以用硬件实现
软件实现成本低,效率低
硬件实现成本高,效率高
硬件实现的性能要优于软件实现的性能
现代计算机的组成
以存储器为中心

CPU(中央处理器)=运算器+控制器


运行内存:主存 机身存储:辅存
计算机的功能部件
输入设备
输出设备
计算机与外界联系的桥梁
不可缺少的
存储器
主存(内存)
CPU能直接访问
即可读又可写
工作方式
按地址存取(相联存储器是按内容存取)
组成
Memory Address Register(存储地址寄存器) Memory Data Register(存储数据寄存器)

存储体
存放二进制信息
组成
一个存储体多个存储单元
一个存储单元多个存储元(件)
一个存储元可以存放一位二进制数0或1

地址
每个地址对应一个存储单元
MAR中应该指明的信息
存储单元
每个存储单元存储一串二进制代码
一个存储字
每个存储单元包含多个存储元(件)
存储元
存储二进制的电子元件,每个存储元可存1bit
一位二进制代码0/1
存储字
存储单元中的二进制代码的组合
存储字长
存储单元中二进制代码的位数
地址寄存器(MAR)
在CPU中
存放访存地址
用于寻址
位数对应存储单元个数
10位即有1024个存储单元
n位地址 —> 2^n 个存储单元
位数等于PC
数据寄存器(MDR)
在CPU中
位数=存储字长=每个存储单元大小
一个字(word)
多少位要看计算机硬件
一般为字节的二次幂的偶数倍 8/16/32/64bit
MDR=16位→每个存储单元可存放16bit,1个字(word)= 16bit
暂存要从存储器中读或写的信息
是存储器的一部分, 但在现代计算机中却集成在CPU中
高速缓存也在CPU中
时序控制逻辑
用于产生存储器操作所需的各种时序信号
注
地址译码器是主存储器的构成部分
总容量= 存储单元个数×存储字长
辅存(外存)
用于帮助主存储器记忆更多的信息
辅助存储器中的信息必须调入主存后,才能为CPU所访问。
运算器
计算机的执行部件
实现
算术运算/逻辑运算
核心
算术逻辑单元ALU
通过内部复杂的电路实现算数运算、逻辑运算
通用寄存器
暂存操作数和中间结果
ACC
累加寄存器ACC
用于存放操作数,或运算结果。
MQ
乘商寄存器MQ
在乘、除运算时,用于存放操作数或运算结果
X
可能有多个
通用的操作数寄存器X
用于存放操作数
通用寄存器组GPRS
必须具备
IX
变址寄存器IX
BR
基址寄存器BR
ACC ≡ P (高位部分积寄存器) MQ ≡ Y (初始为乘数,后转为低位部分积) X ≡ M (被乘数寄存器)
程序状态寄存器PSW(标志寄存器)
用于存放ALU运算得到的一些标志信息或处理机的状态信息
如结果是否溢出、有无产生进位或借位、结果是否为负等。
注:有的计算机系统把PSW寄存器称为“标志寄存器FR(Flag Register)

控制器

指挥各部件,使程序运行
电信号协调其他部件相互配合
解析存储器中存储的程序指令
PC
程序计数器PC
存放下一条指令地址,有自动加1功能
当前欲执行指令的地址
若当前指令为顺序型指令,则下条指令地址为PC的内容加上当前指令的长度
若当前指令为转跳型指令,则下条指令地址为指令中指定的目标地址。
与主存的MAR之间有一条直接通路
注:Intelx86处理器中程序计数器PC ( Program Counter) 通常被称为IP ( Instruction Pointer )
IR
指令寄存器IR
存放当前执行的指令
内容来自主存的MDR
CU
控制单元CU
分析指令,给出控制信号

CPU区分指令和数据的依据:
指令周期的不同阶段
冯诺依曼结构的计算机

从控制器送出的虚线就是控制信号
可以控制如何修改PC以得到下一条指令的地址
可以控制ALU执行什么运算
可以控制主存是进行读操作还是写操作( 读/写控制信号)。
CPU和主存之间通过一组总线相连:地址、控制和数据3组信号线。
MAR中的地址信息会直接送到地址线上,用于指向读/写操作的主存存储单元;
控制线中有读/写信号线,指出数据是从CPU写入主存还是从主存读出到CPU,
根据是读操作还是写操作来控制将MDR中的数据是直接送到数据线上还是将数据线上的数据接收到MDR中。
补充
CPU
运算器
控制器
MAR
MDR
高速缓存
计算机的工作过程
”存储程序“工作方式
初始:程序所含指令和数据装入主存,PC指向第一条指令
每条指令的执行过程:从主存取指令、对指令进行译码、计算下条指令地址、取操作数并执行、将结果送回存储器
从主存中取指令放入IR、PC自动加1、CU分析指令、CU指挥其他部件执行指令
把源程序转换为可执行文件
1. 预处理阶段
预处理器(cpp)将#开头的文件进行处理。输出hello.i文件
2. 编译阶段
编译器(ccl)对预处理的文件进行编译,生成汇编语言源程序hello.s
汇编语言源程序中的每条语句都以一种文本格式描述了一条低级机器 语言指令
3. 汇编阶段
汇编器(as)将hello.s文件翻译成机器语言指令,打包成可重定位目标文件的hello.o
hello.o, 它是一种二进制文件,因此用文本编辑器打开会显示乱码
4. 链接阶段
链接器(ld)将多个可重定位目标文件和库函数合并成一个可执行目标文件,被保存在磁盘上
可执行文件的代码段
由一条一条机器指令构成
指令:
用0和1表示的一串0/1序列
用来指示CPU完成一个特定的原子操作。
从可执行文件的首地址开始逐条执行执行指令
在程序的执行过程中,必须依靠操作系统的支持。特别是在涉及对键盘、磁盘等外部设备的操作时,用户程序不能直接访问这些底层硬件,需要依靠操作系统内核来完成
指令执行过程的描述



主存储器(M)里面MAR这个地址所指明的存储单元里面的数据(MAR加括号)放到MDR寄存器中
取数

乘法

加法

存数

计算机软件
分类
系统软件
用来管理整个计算机系统
保证计算机系统高效、正确运行的基础软件
OS(操作系统),DBMS(数据库管理系统),标准程序库、网络 软件、语言处理程序、汇编程序等
实现TCP/IP协议的模块
应用软件
各种科学计算类程序、工程设计类程序、数据设计和处理程序
解决某应用领域中的各种问题
按任务需要编制成的各种程序
三个级别的语言
机器语言(二进制代码语言)
计算机唯一可以直接识别和执行的语言
汇编语言
汇编语言和机器语言与机器指令对应
高级语言
编译程序与汇编程序的区别
若源语言是诸如C、C++、 Java等“高级语言”,而目标语言是诸如汇编语言或机器语言之类的“低级语言”,则这样的一个翻译程序称为编译程序。
若源语言是汇编语言,而目标语言是机器语言,则这样的一个翻译程序称为汇编程序。
注
汇编语言
用助记符编写,以便记忆
增强机器语言的可读性和记忆性的语言
经过汇编后才能被执行
在不同的设备中,汇编语言对应着不同的机器语言指令集
通过汇编程序转换成机器指令特定的汇编语言与特定的机器语言指令集是一一对应的
不同平台之间不可直接移植
高级语言
不与指令直接对应,有较好的可移植性
正则语言
编译原理中符合正则文法的语言
翻译程序分为以下三类
翻译程序是指把高级语言源程序翻译成机器语言程序(目标代码)的软件。
汇编程序
将汇编语言源程序--->机器语言目标程序
是一种面向机器的低级语言
是机器语言的符号表示,与机器语言一一对应。
解释程序
将源程序中的语句按其执行顺序逐条翻译成机器语言指令并立即执行。接着翻译下一句
每次执行都要翻译
高级语言翻译成机器语言
翻译一句执行一句,并且不会生成目标程序。
不会产生目标代码文件
编译程序
将高级语言源程序语句一次全部翻译成汇编语言或机器语言源程序,然后再执行
只需翻译一次,运行时只用加载
每次执行程序时,只需执行目标程序
只要源程序不变,就无须重新翻译
如.exe
注:同一种高级语言在不同体系结构下,编译成目标程序是不一样的
生成目标代码文件
补充
C 语言编译链接的过程
将源程序转换为可执行目标文件的过程分为预处理、编译、汇编、链接四个阶段
计算机系统的多级层次结构

软件
虚拟机器 M4 (高级语言机器)
用编译程序翻译成汇编语言程序
虚拟机器 M3 (汇编语言机器)
用汇编程序翻译成机器语言程序
虚拟机器 M2 (操作系统机器)
用机器语言解释操作系统
系统调用
操作系统层
操作系统程序
机器指令
广义指令
由操作系统程序实现
虚拟机
硬件
传统机器 M1 (用机器语言的机器)
用微程序解释机器指令
执行二进制机器指令
微程序机器 M0 (微指令系统)
由硬件直接执行微指令/微操作
裸机

层次之间的关系紧密,下层是上层的基础,上层是 下层的扩展
技术发展,部分软件功能将由硬件来实现,因而软/硬件交界面的划分也不是绝对的。
透明现象
在计算机技术中,一个存在的事物或概念从某个角度看似不存在,称为透明性现象
系统程序员所看到的底层机器级的概念性结构和功能特性对高级语言程序员(通常是应用程序员)来说是透明的
对于某层的观察者来说,只能通过该层的语言来了解和使用计算机,而不必关心下层是如何工作的。
在CPU中,IR、MAR和MDR对各类程序员都是透明的。
ISA(指令集体系结构)
软件和硬件之间的界面
定义了一台计算机可以执行的所有指令的集合
每条指令规定了
计算机执行什么操作
所处理的操作数存放的地址空间
操作类型
软件可见部分
1.3计算机性能指标
存储器的性能指标:
存储器容量(主存储器)
MAR的位数----->存储单元数量
MDR------>每个存储单元大小
(系统能支持的最大容量)总容量
=存储单元个数x存储字长bit
1Byte= 8bit
MDR位数=存储字长=每个存储单元的大小
=存储单元个数x存储字长/8 Byte
存储单元个数=2^n
n:MAR位数

常用数量单位
描述存储容量、文件大小时:
2的次方

K=2^10, M=2^20, G=2^30, T=2^40
大写的K
描述频率、速率时:
K=10^3, M=10^6, G=10^9, T=10^12
小写的k
其他前缀均为大写,表示的含义取决于所用的场景。
CPU性能指标
CPU时钟周期
机器内部主时钟脉冲信号的宽度
CPU工作的最小时间单位,每个动作至少要1个时钟周期
单位:微秒,纳秒
每一个脉冲信号的时间

时钟脉冲信号
由机器脉冲源发出的脉冲信号经整形和分频后形成
时钟周期
以相邻状态单位间组合逻辑电路的最大延迟时间为基准确定
也以指令流水线的每个流水段的最大延迟时间确定
CPU周期
也称作机器周期
由多个时钟周期组成
现在408考试不会出现机器周期
主频(时钟频率)(CPU时间频率)
机器内部主时钟的频率
单位:赫兹(Hz)

一秒多少时钟周期
CPU内数字脉冲信号振荡的频率
主频反映每秒钟有多少个数字脉冲,会出现多少个时钟周期
时钟频率的提高,可能会对CPU的结构造成影响,从而使其他性能指标降低,因此,虽然时钟频率的提高会加快CPU执行程序的速度,但不能保证执行速度有同倍数的提高
对于同一个型号的计算机,其主频越高,完成指令的一个执行步骤所用的时间越短,指令执行的速度越快
指令条数少不代表执行时间少,时钟频率高也不说明执行速度快
CPI
执行一条指令所需要的时钟周期数
不同的指令,CPI不同甚至相同的指令,CPI也可能有变化
系统结构、指令集、计算机组织都会影响CPI
IPC
表示每个时钟周期运行多少条指令
CPI的倒数
执行一条指令的耗时=CPIxCPU时钟周期
CPU 执行时间
运行一个程序所花费的时间
CPU执行时间=CPU时钟周期数/主频=(指令条数xCPI)/主频
=CPU时间+等待时间
上式表明,CPU的性能(CPU执行时间)取决于三个要素:主频、CPI和指令条数。
主频、CPI和指令条数是相互制约的。
IPS
每秒执行多少条指令
=主频/平均CPI
适用于衡量标量机的性能
KIPS MIPS
MIPS(每秒执行多少百万条指令)
主频/CPI
选取一组指令组合,使得到的平均CPI最小,由此得到的MIPS就是峰值MIPS(Peak MIPS)
MIPS反映的是机器执行定点指令的速度
MIPS有时对于不同的机器进行性能比较有时是不准确或不客观的
不同机器的指令集不同,指令功能也不同
FLOPS
每秒执行多少次浮点运算
KFLOPS MFLOPS GFLOPS TFLOPS
MFLOPS
每秒所执行的浮点运算有多少百万次
基于完成操作的次数而不是指令条数
适用于衡量向量机的性能

PFLOPS,EFLOPS, ZFLOPS。 P=10^3T, E=10^3P, Z=10^3E
系统整体性能的指标
数据通路带宽:
数据总线一次所能并行传送信息的位数(各硬件部件通过数据总线传输数据)
外部数据总线的宽度
与CPU内部的数据总线宽度,内部寄存器的大小可能不同
会直接影响到各个硬件部件之间的数据传输的效率
各个子系统通过数据总线连接形成的数据传送路径称为数据通路
吞吐量
系统在单位时间内处理请求的数量
是评价计算机系统性能的综合参数
系统吞吐量主要取决于主存储器的存取周期
响应时间
用户向计算机发送一个请求,到系统对该请求作出响应并获得所需要结果的等待时间
通常包括CPU时间(运行一个程序所花费的时间)与等待时间(用于磁盘访问、存储器访问、I/0操作、操作系统开销等时间)
动态测试
用基准程序进行性能评估
基准程序
是专门用来进行性能评价的一组程序
是用来测量计算机处理速度的一种实用程序,以便于被测量的计算机性能可以与运行相同程序的其它计算机性能进行比较。
一般采用执行时间的算术平均值和几何平均值来综合评价机器的性能
如果考虑每个程序的使用频度,用加权平均的方式,结果会更准确
执行时间的归一化值=参考机器上的执行时间/被测机器的执行时间
注
主频高的CPU一定比主频低的CPU快吗?
不一定,如两个CPU,A的主频为2GHz,平均CPI=10;B的主频1GHz,平均CPI=1...
若A、B两个CPU的平均CPI相同,那么A一定更快吗?
也不一定,还要看指令系统,如A不支持乘法指令,只能用多次加法实现乘法;而B支持乘法指令。
基准程序执行得越快说明机器性能越好吗?
基准程序中的语句存在频度差异,运行结果也不能完全说明问题
专业术语
兼容
软件或硬件的通用性
即运行在某个型号的计算机系统中的硬/软件也能应用于另一个型号的计算机系统时,称这两台计算机在硬件或软件上存在兼容性
同一系列不同型号
系列机
时间上向后兼容
软件可移植性
固件
将程序固化在ROM中组成的部件称为固件
是一种具有软件特性的硬件
吸收了软件/硬件各自的优点,其执行速度快于软件,灵活性优于硬件,是软/硬件结合的产物。
系列机。
具有基本相同的体系结构,使用相同基本指令系统的多个不同型号的计算机组成的一个产品系列。
1.4
机器字长、存储字长和指令字长的区别和联系是什么
机器字长
计算机能直接处理的二进制数据的位数
指 CPU 内部用于整数运算的数据通路的宽度
一般等于 CPU 内部的运算器位数(ALU 位数)和通用寄存器宽度
决定了计算机的运算精度
(CPU有关)
存储字长:
一个存储单元存储的二进制代码的长度
一个存储单元中的位数
等于 MDR的位数
(主存有关)
固定不变
指令字长:
一个指令字中包含的二进制代码的位数
一条指令的总长度
指令字长取决于指令的功能和格式
半字长指令、单字长指令、双字长指令——指令长度是机器字长的多少倍
指令字长会影响取指令所需时间
若指令字长等于存储字长的2倍
需要2次访存来取出一条指令
取指周期为机器周期的2倍
若指令字长等于存储字长
取指周期等于机器周期
一般取存储字长的整数倍
必须是字节的整数倍
注
64位机器既可以使用64位操作系统,又可以使用32位操作系统。而32位处理器是无法使用64位操作系统的。
补充
数据通路
指数据在指令执行过程中所经过的路径及路径上的部件
主要是CPU 内部进行数据运算、存储和传送的部件
实现 CPU 内部的运算器和寄存器及寄存器之间的数据交换
优化数据通路结构,可以有效提高计算机系统的吞吐量,从而加快程序的执行
计算机体系结构和计算机组成的区别和联系是什么?
计算机体系结构
机器语言或汇编语言程序员所看得到的传统机器的属性
包括
指令集、数据类型、存储器寻址技术等
大都属于抽象的属性
计算机组成
如何实现计算机体系结构所体现的属性
包含
许多对程序员来说透明的硬件细节
例如
指令系统属于结构的问题
指令的实现属于组成问题
即如何取指令、分析指令、取操作数、如何运算等
一台机器是否具备乘法指令是一个结构的问题
实现乘法指令采用什么方式则是一个组成的问题。
当两台机器的指令系统相同时
只能认为它们具有相同的结构
可以认为它们的组成方式是不同的
两台机器如何实现其指令,则完全可以不同