导图社区 5.存储器系统
这是一篇关于5.存储器系统的思维导图
指令系统，指令的寻址方式，数据传送指令，算数运算指令，逻辑运算指令，串操作指令，控制转移类指令，处理器控制指令。
这是一篇关于7.常用接口技术的思维导图
这是一篇关于6.输入输出与中断技术的思维导图
社区模板帮助中心，点此进入>>
互联网9大思维
组织架构-单商户商城webAPP 思维导图。
域控上线
python思维导图
css
CSS
计算机操作系统思维导图
计算机组成原理
IMX6UL(A7)
考试学情分析系统
存储器系统
存储器概述
存储器的分类
内存储器（主存）
随机存储器RAM
静态RAM（SRAM）,不需要刷新
动态RAM（DRAM），需要定时刷新
只读存储器ROM
用于存放固定的程序，一般不能修改
掩膜式ROM（MROM）
可编程ROM（PROM）
紫外线擦除可编程ROM（EPROM）
电擦除可编程ROM（EEPROM）
外存储器
磁盘
光盘
磁带
存储器的层次结构
寄存器
CPU内部
高速缓冲存储器Cache
高速存取指令和数据，存取速度快，容量小
主存储器
存放计算机运行期间的大量程序和数据，存取速度较快，存储容量不大
存放系统程序和大型数据文件及数据库，存储容量大，成本低
存储器的性能指标
存储容量
存取速度
指存储数据的写操作或读取数据的读操作所需要的时间，以ns为单位
可靠性
功耗
性价比
存储器件的结构
地址线
接受CPU发过来的地址信息
3FF(1K),7FF(2K),FFF(4K),FFFF(64K),FFFFF(1M)
数据线
数据输入与输出
数据线的根数说明芯片内一个存储单元所能存放的二进制数的位数，数据线的根数常称为芯片的位宽
读允许
写允许
片选信号CS
用来选中芯片
静态随机存储器SRAM
SRAM以双稳态触发器为基本存储电路，存取速度快，保存的数据不需要刷新，集成度低，功耗大
存储体
存储体由许多个存储单元组成，存储单元通常以矩阵的形式排列，采用 行，列地址单独译码的双译码方式
I/O缓冲器
从系统数据总线接收数据或者 把存储单元存储的数据输出到数据总线上
CPU总线与SRAM的连接方法
1.低位地址线，数据线，电源线直接相连
2.高位地址线经译码后连接SRAM的片选信号CS
3.控制总线组合形成读/写控制信号
动态随机存储器DRAM
基本存储电路靠电容存储电荷，集成度高，功耗比SRAM的功耗低，价格比SRAM便宜，需要定时刷新
只读存储器
特点：非易失性，即掉电后再上电时存储信息不会改变，它主要用来保存固定的程序和数据
掩膜式ROM
固定的程序代码及信息直接注入芯片内，用户不能修改其内容
可编程PROM
可允许一次编程，此后不能再对写入的内容修改
紫外线擦除可编程EPROM
用紫外线擦除，允许多次擦除和编程
电擦除可编程EEPROM
采用加电方法在线进行擦除和编程，可多次擦写
为了缓解CPU和主存存取速度的矛盾，在CPU和主存之间插入一小块SRAM，称为Cache
存储芯片与CPU的连接
74ls138译码器
S0高电平有效，S1,S2低电平有效
对A0,A1,A2，译码，使Y0~Y7输出译码信息
连接
存储器芯片与cpu总线的连接决定着存储器芯片所分配的地址范围
片选：使相关芯片的片选端CS低电平有效
字选：选中存储器内部的某一存储单元
片选信号和字选信号均由CPU发出的地址信号经译码器产生
全译码
将【全部】高位地址作为译码器的输入，用译码器的输出作为片选信号，低位地址线用作字选，与芯片的地址输入端直接相连，高位地址线全部连接进入译码电路，生成片选信号
全地址译码的优点可以使每片芯片的地址范围唯一确定
部分译码
将高位地址线中的一部分进行译码，产生片选信号，低位地址信号与芯片直接相连
采用部分译码时，由于未参加译码的高位地址与存储地址无关，所以存在地址重叠问题
线选法
用CPU地址总线的某一高位作为存储体芯片的片选信号，每根高位地址线接一块芯片，用低位地址线实现片内寻址
结构简单，地址空间浪费大，整个存储器地址空间不连续，由于部分地址线未参加译码，会出现地址重叠
数据线与控制线
数据线直接与系统数据线连接，若数据线少于系统数据线，则进行位扩展
OE与系统读命令线相连，当芯片被选中，且读命令有效，存储芯片将开放并驱动数据到总线。WE与系统的写命令线相连，当芯片被选中，且写命令有效时，允许总线数据写入存储芯片
