导图社区 计算机组成机构
这是一篇关于计算机组成机构的思维导图,计算机组成指的是系统结构的逻辑实现,包括机器机内的数据流和控制流的组成及逻辑设计等。主要分为五个部分:控制器,运算器,存储器,输入设备,输出设备。
编辑于2022-09-03 12:04:17 浙江省计算机组成机构
计算机基本工作原理
计算机硬件组成
运算器
控制器
存储器
外部设备(I/O接口)
输入设备
输出设备
编址方式
内存单元统一编制
将I/O接口中有关寄存器或存储部件看作存储器单元,与主存中的存储单元统一编址,利用访存指令完成
单独编址
通过设置单独的I/O地址空间,为接口中有关寄存器或存储部件分配地址码,需要设置专门的I/O指令进行访问,这种编址方式的优点是不占用贮存的地址空间。
优点
不占用地址空间,访问内存的地址空间,访问贮存的指令和访问接口的指令不同,在程序
中央处理单元CPU
运算器
算数逻辑单元ALU
实现对数据的算术和逻辑运算,加法器
逻辑运算
逻辑与&
只要有一个为0结果就为0,两个都为1才位1
逻辑或|
只要有一个为1结果就为1,两个都为0才位0
逻辑非!
0的非是1,1的非是0
异或
同0非1,若参与运算的二进制数同为0或者同为1结果为0,一个为0另一个为1结果为1
逻辑左移<<
二进制数整体左移n位,高位若溢出则舍去,低位补0
逻辑右移>>
二进制数整体右移n位,低位若溢出则舍去,高位补0
算数运算
加、减、乘、除
累加器AC
运算结果或源操作数的存放区
数据缓冲寄存器DR
暂时存放内存的指令和数据
状态条件寄存器PSW
保存指令运行结果的条件码内容
功能
执行所有的算术运算、执行所有的逻辑运算并进行逻辑测试
寄存器组
存储器数据寄存器(MDR)
存储器地址寄存器(MAR)
控制器
程序计数器PC
存放下一条要执行指令的地址,程序员可访问
地址寄存器AR
存储即将执行的指令,保存当前CPU所访问的内存地址
主存地址寄存器MAR
用来保存当前的CPU所访问的内存单元的地址
数据缓冲寄存器DR
指令寄存器IR
暂存CPU执行指令
位数取决于指令字长,操作码和地址码都存入IR
指令译码器ID
分析指令操作码
功能
控制整个CPU的工作,最为重要,包括程序控制,时序控制
总线结构
内部总线
内部芯片级别的总线,芯片与处理器之间通信的总线
系统总线
是板级总线,用于计算机内部各部分之间的连接
数据总线
并行数据传输位数
并行总线
适合近距离高速数据传输
串行总线
适合远距离低速数据传输
地址总线
系统可管理的内存空间大小
控制总线
传送控制命令
ISA总线
ELSA总线
PCI总线
外部总线
设备一级的总线,微机和外部设备的总线。
串行总线RS232、并行总线SCSI、通用串行总线USB
优点
简化系统结构,便于系统制造,大大减少连线数目,便于布线,减小体积,提高系统的可靠性,便于系统的扩充,更新和灵活配置,易于实现系统的模块化,便于设备的软件设计,便于诊断和维修,同时也降低了成本。
总线带宽(总线的最大数据传输率/每秒传输的数据总量)
计算公式
总线带宽=总线频率/数据帧
功能
实现程序控制,操作控制,时间控制,数据处理功能
CPU依据指令周期的不同阶段来区分在内存中以二进制编码形式存放的指令和数据
在取指令阶段读到的是指令
在分析和执行指令阶段去取需要的数
CPU与外设进行数据交换的方式
中断方式
计算机执行现行程序的过程,出现某些急需处理的异常情况和特殊请求,CPU占时终止现行程序,在处理完毕后,CPU将自动返回原来的程序继续执行
在中断方式中,CPU和外设可并行工作
直接内存存取DMA
内存与I/O设备间传送数据块的过程中,不需要CPU的任何干涉,只需要在CPU在过程中开始启动与过程结束时的处理,实际操作由DMA硬件直接执行完成
CPU在此传送过程中可做别的事情,在DMA方式中CPU与外设可并行工作
每传送一个数据都需要占用一个存储周期,CPU在一个时钟周期结束响应DMA请求
数据的进制转换
二进制(0B)、八进制(、十进制(D)、十六进制(0X或H)
R进制整数转十进制
位权展开法,用R进制数的每一位乘以R的n次方,n是变量,从R进制数的整数最低位开始
十进制转R进制
十进制整数(除以R倒取余数),用十进制整数除以R,记录每次所得余数,若商不为0,则继续除以R,直至商为0,而后将所有的余数从下至上记录,排列成从左至右的顺序,即转换为后的R进制数
m进制转n进制
先将m进制转化为十进制,再将十进制转换为n进制数
二进制转八进制
每三位二进制数转换为一位八进制数,二进制数位个数不是三的倍数,则在前面补0
二进制转十六进制
每四位二进制数转换为一位十六进制数,二进制数位个数不是四的倍数,则在前面补0
数的表示
机器数
各种数值在计算机中的表现形式,其特点是使用二进制计数制,数的符号用0和1表示,小数点则隐含,不占位置
无符号数
表示正数,没有符号位
带符号数
最高位为符号位,正数符号位为0,负数符号位为1
定点表示法
纯小数
约定小数点的位置在机器数的最高数值位之前
纯整数
约定小数点的位置在机器数的最高数值位之后
真值
机器数对应的实际数值
数的编码方式
原码
一个数的正常二进制表示,最高位表示符号,数值0的源码有两种形式:+0(0 0000000)和-0(1 0000000)
反码
正数的补码即原码
负数的补码是在原码的基础上,除符号位,其他各位取反
补码
正数的补码即原码
负数的补码是在原码的基础上,除符号位外,其他各位按位取反,而后末位+1,若有进位则产生进位,因此数值0的补码只有一种形式+0=-0=0 0000000
移码
用作浮点运算的阶码,无论正数负数,都是将该原码的补码的首位(符号位)取反得到移码
浮点数的表示
浮点数
表示方法位N=F*2^E,其中E称为阶码,F称为尾数;类似于十进制的科学计数法
二进制:101.011=0.101011*2^3
在浮点数的表示中,阶码为带符号的纯整数,尾数为带符号的纯小数,要注意符号占高位(正数0负数1)(浮点机)
阶码(阶符,数值);尾数(数符,尾数)
一个浮点数的表示方法不唯一,浮点数所表示的数值范围由阶码确定,所表示的数值精度由尾数确定
尾数的表示采用规格化方法,也即带符号尾数的补码必须为1.0XXXX(负数)和0.1XXX(正数),其中X可为0或1
浮点数的运算
对阶
使两个数的阶码相同,小阶向大阶看齐,较小的阶码增加几位,尾数右移几位(相当于小数点左移动)
尾数计算
相加,若是减运算,则加负数
结果规格化
即尾数表示规格化,带符号尾数转换为1.0XXX或0.1XXX
定点数的表示
表示数据时小数带你的位置固定不变
小数点位置
定点整数
纯整数,小数点在最低有效位数值位之后
定点小数
纯小数,小数点在最高有效数值位之前
中断
中断响应时间
从发送中断请求到开始进入中断处理程序
计算机体系结构分类
Flynn分类法
单指令流单数据流SSID
结构
控制部分:一个,处理器:一个,主存模块:一个
代表
单处理器系统
单指令流多数据流SIMD
结构
控制部分:一个,处理器:多个,主存模块:多个
关键特性
各处理器以异步的形式执行同一条指令
代表
并行处理、阵列处理机、超级向量处理机
多指令流单数据流MISD
结构
控制部分:多个,处理器:一个,主存模块:多个
关键特性
被证明可不能,至少是不实际
目前没有,有文献称流水线计算机
多指令流多数据流MIMD
结构
控制部分:多个,处理器:多个,主存模块:多个
关键特性
能够实现作业、任务、指令等各级全面并行
代表
多处理机系统,多计算机
校验码
码距
就单个编码A:00而言,其码距为1,因此其只需要改变一位就变成另一个编码。在两个编码中,从A码到B码转换所需要改变的位数,称为码距,一般来说,码距越大,越利于纠错和检错
A:00 -> B:11 码距2
奇偶校验码
在编码中增加1位校验位来使编码中1的个数为奇数(奇校验)或者偶数(偶校验)
奇校验
编码中,含有奇数个1,发送给对方,接收方收到后,会计算收到的编码有多少个1,如果奇数个,则无误,是偶数个,则有误
偶校验
同理
只能检错,无法纠错
循环冗余校验码CRC
找到一个能整数多项式的编码,因此首先要将原始报文除以多项式,将所得的余数作为校验位加在原始报文之后,作为发送数据发给接收方
只能检错,不能纠错
由两部分组成,左边为信息码(原始数据),右边为校验码。校验码使是由信息码产生的,校验码位数越长,校验能力越强
海明校验码
利用奇偶性来检错和纠错的检验方法,构成方法是子啊数据之间的确认位置上插入k个校验码,扩大码距实现检错和纠错
设数据位是n位,校验位是k位,则n和k必须满足以下关系:2^k-1>=n+k.
计算机指令
一条指令由操作码和操作数两部分组成
操作码
决定要完成的操作
操作数
指参加运算的数据及其所在的单元地址
在计算机中,操作要求和操作数地址都是二进制码表示,分别称为操作码和地址码,整条指令以二进制编码的形式存放在存储器中
计算机指令执行过程
取指令
将程序计数器PC中的指令地址取出,送入地址总线,CPU依据指令地址去内存中取出指令内容存入指令寄存器
分析指令
由指令译码器进行分析,分析指令操作码
执行指令
取出指令执行所需的源操作数
指令系统(考点)背
CISC (复杂指令系统)
指令
数量多,使用频率差别大,可变长格式
寻址方式
支持多种
实现方式
微程序控制技术
其他
研制周期长
RISC(精简指令系统)
指令
选取使用频率高的一些复杂指令,指令条数多。定长格式,大部分位单调周期指令,操作寄存器,指令执行速度快,
寻址方式
支持方式少
实现方式
增加了通用寄存器,硬布线逻辑控制为主,适合采用流水线
指令流水线
原理
将指令分成不同段,每段由不同的部分去处理,因此可以产生叠加的效果,所有部件去处理指令的不同段
流水线周期
指令分为不同执行段,其中执行时间最长的的段为流水线周期
流水线执行时间
1条指令总执行时间+(总指令条数-1)*流水线周期
流水线吞吐率
总指令条数/流水线执行时间
最大吞吐率
流水线在达到稳定状态后所得到的吞吐率,他取决于流水线中最慢一段所需的时间,该段成为流水线的瓶颈
实际吞吐量
流水线加速比
不使用流水线总执行时间/使用流水线总执行时间
如果流水线段流,实际吞吐量回明显下降,则加速比也会明显下降
超标压流水线技术
常规流水线的度为1,即每个流水线阶段只执行一个部分,该技术度大于1
其他
优化编译,有效支持高级语言
寻址方式
指令寻址方式
顺序寻址方式
当执行一段程序时,是一条指令接着一条指令地顺序执行
跳跃寻址方式
指下一条指令的地址码不是由程序计数器给出,而是由本条指令直接给出。程序跳跃后,按新的指令地址开始顺序执行,因此程序计数器的内容也必须相应改变,以便及时跟踪新的指令地址
指令操作数的寻址方式
立即寻址方式
指令的地址码字段指出的不是地址,而是操作数本身
直接寻址方式
在指令的地址字段中直接指出操作在主存中的地址
间接寻址方式
指令地址码字段所指向的存储单元中存储的是操作数的地址
寄存器寻址方式
操作数存放在某一操作数中,指令中给出存放操作数的寄存器名
寄存器间接寻址
操作数存放在内存单元中,操作数所在存储单元的地址在某个寄存器中
变址寻址
操作数的地址等于变址寄存器内容加偏移量
相对寻址
指令地址给出的是一个偏移量,操作数地址等于本条指令的地址加上该偏移量
存储系统
计算机存储系统的层次结构
CPU内部通用寄存器(从上至下速度越慢,价格最便宜)
Cache
用来存储当前最活跃的数据和程序,直接和CPU交互,位于CPU和主存之间,容量小,速度快,其内容是主存内存副本拷贝。
组成部分
控制部分
判断CPU要访问的数据是否在Cache中,在则命中,不在则依据一定的算法从主存中替换。
地址映射
在CPU工作时,送出的是主存单元的地址,而应从Cache存储器中读写信息。这就需要从主存地址转换为Cashed存储器地址。由硬件自动完成映射
全相联映射
主存的任意一块可以映射到Cashe中的任意一块
块冲突的概率很低,Cashe的空间利用率高,但是相联目录表容量大导致成本高,查表速度满
直接映射
内存的每一块只能映射到Cashe的一个特点的块中,整个Cashe地址与主存地址的低位部分完全相同
地址变换简单但不灵活,容易造成资源浪费,访问速度快,但Cashe块冲突概率高导致Cashe空间利用率很低
组相联映射
上面两种方案的结合
较低的块冲突概率,较高的块利用率,同时较快的速度 n和较低的成本
主存储器
存储数据
内部存储器(RAM)/随机存取存储器
容量小,速度快,临时存放数据
DRAM动态随机存储芯片
SRAM静态随机存储芯片
SRAM与DRAM的区别
SRAM的速度比DRAM块,DRAM用作内存比较多,SRAM用作cashe比较多,但价格较为昂贵
SRAM不需要刷新电路就能保存数据,所以具有静态存取数据的作用,而DRAM则需要不停的刷新电路,否则内部数据将会消失
外部存储器(ROM)
容量大,速度慢,长期保存数据
掩膜式只读存储器
出厂就写好了,不可更改
一次可编程只读存储器(PROM)
可以实现一次编程的只读存储器,允许用户利用专门的设备写入自己的程序,一旦写入,无法修改
可擦除可编程存储器(EPROM)
不仅用户利用编程器写入信息,而且可以对其内容进行多次改写
紫外线擦出(UVEPROM)
即可读又可写,但不能取代RAM
电擦除(EEPROM)
擦出重写的速度快
闪存存储器(Flash Memory)
既可在不加电的情况下长期保存信息,又能在有线进行快速擦出读写,
固态硬盘(SSD)
利用FLASh芯片作为存储介质
常见的SSD接口
SATA、PCLe、M.2
组成部分
存储体
控制线路
地址寄存器
数据寄存器
地址译码电路
脱机光盘、磁盘存储器
磁盘阵列技术(RAID)
是由许多台磁盘机或光盘机按一定的规则,如分条、分块、交叉存取等组成以个快速,超大容量的外存储器子系统。
RAID 0
优点
数据读取写入最快,提高硬盘容量
缺点
无冗余能力,一块磁盘损坏,数据全无
一块磁盘或以上,磁盘利用率100%
RAID 1
优点
镜像,数据安全性高,2块硬盘做RAID,一块正常运行,另一块镜像备份数据,保障运行
缺点
性能显示不明显,做RAID1之后硬盘使用率为50%
2块磁盘
RAID 3
优点
对大量连续数据提供很好的传输率,磁盘利用了有了很大的提高,利用率75%
缺点
对于随机数据,奇偶盘会成为写操作的瓶颈。利用单独的校验盘保数据,没有镜像安全性高
3个磁盘
RAID 5
优点
在一块盘掉线的情况下,RAID照样工作,容错率高。
磁盘利用率(N-1)/N,N最小取3
RAID 6
磁盘利用率(N-2)/N,N最小为4
虚拟存储器
局部性原理
CPU运行时,所访问的数据会趋向一个较小的局部空间地址
时间局部性原理
如果一个数据正在被访问,那么在近期他很可能会被再次访问,即在相邻的时间里会访问同一个数据项
空间局部性原理
在最近将会使用的数据地址,和现在正在访问的数据地址很可能是相近的,即相邻的空间地址会被连续访问
由主存-辅存两级存储 组成
分类
构成材料
磁存储器
半导体存储器
光存储器
工作方式
只读存储器
读写存储器
访问方式
按地址访问存储器
按内容访问存储器
相联存储器(关联存储器)
寻址方式
随机存储器
顺序存储器
直接存储器
为了解决存储容量、成本速度之间的矛盾问题
两级存储
Cashe-主存、主存-辅存(虚拟存粗体系)
系统可靠性分析
软件可靠性指的是一个系统对于给定的时间间隔内,在给定条件无失效运作的概率。可靠性与软件的潜在错误的数量位置有关,业余软件的使用方式有关,件产品的可靠性不取决于软件产品的开发方式,
平均无故障时间(MTTF)
1/失效率
平均故障修复时间(MTTR)
1/修复率
平均故障间隔时间(MTBF)
MTTF+MTTR
系统可用性
MTTF/(MTTF+MTTR)*100%
可靠性分析
串联系统
一个设备不可靠,整个系统崩溃
R=R1*R2*·····*Rn
并联系统
所有设备都不可靠,整个系统才崩溃
R=1-(1-R1)*(1-R2)*····*(1-Rn )
混合系统
划分并联、并联
衡量系统可靠性的指标
平均无故障时间(MTBF)和故障率