微机原理

8086微型计算机原理，根据教材总结的知识点和概况

8086微机原理

• 第一章.微型计算机基础概论
  • 数制
    • 无符号数
      • 十进制，二进制，十六进制计数的表示法
      • 二进制数(B)
      • 八进制数(Q)
      • 十进制数(D)
      • 十六进制数(H)
    • 各种数制之间的转换
    • 无符号数二进制的运算
    • 二进制数的逻辑运算
      • 与或非和异或
  • 码制
    • 对于符号数，机器数常用的表示方法有原码、反码和补码
    • 8位二进制的表示范围
    • 奇偶效验码
  • 编码
    • 十进制数的二进制数编码
    • 字符的编码
      • ASCII码
        • 数字编码规则
        • 字母编码规则
      • BCD码
        • 压缩BCD码
        • 非压缩BCD码
  • 硬件系统
    • 主机系统
      • CPU
        • 控制器
        • 运算器
      • 存储器
        • ROM
        • RAM
      • io接口
      • 总线
    • 外设
      • 输入设备
      • 输出设备
  • 软件系统
    • 系统软件
      • 操作系统：如DOS、Windows、Unix、Linux等
      • 各种计算机语言处理软件：如汇编、解释、编译等软件
      • 其他系统软件
    • 应用软件
      • 用户应用软件
      • 其他应用软件
• 第二章 8086CPU结构与功能
  • 系统总线的分类
    • 数据总线，地址总线，控制总线
  • 寄存器结构
    • 通用寄存器
      • AX AH，AL BXBH，BL CXCH，CL DXDH，DL
    • 数据寄存器
      • DX CX BX AX
    • 指针和变址寄存器
      • SP，BP，SI，DI
    • 段寄存器
      • CS，DS，SS，ES
    • 标志寄存器
      • 状态标志
      • 控制标志位
  • 引脚及其功能
    • 地址/数据
    • 地址/状态
    • 控制
      • 负责地址BHE/S7、ALE
      • 数据允许和收发 DEN、DT/R
      • 负责读写RD、WR、M/IO
      • 负责中断INTR、NMI、INTA
      • 负责总线HOLD、HLDA
      • 协调CLK、READY、TEST
      • 模式选择MN/MX=5V
  • 内部组成
    • 指令执行单元EU
      • （AX、BX、CX、DX、SP、BP、SI、DI、标志寄存器）
    • 总线接口单元BIU
      • （CS、DS、SS、ES、IP）
  • 系统配置（最小模式）
    • 时钟发生器
    • 8086cpu
    • 地址锁存
    • 数据收发器
  • 存储器组织
    • 存储器逻辑分段
      • 逻辑地址
      • 物理地址
    • 存储器分体
      • 奇地址存储体（BHE）
      • 偶地址存储体（A0）
  • 时序
    • 时钟周期
    • 机器周期
    • 指令周期
    • 空闲状态周期TI
    • 等待周期Tw
• 第三章 8086CPU指令系统
  • 寻址方式
    • 立即寻址
      • 操作数(为一常数)直接由指令给出 立即寻址只能用于源操作数
    • 直接寻址
      • （1）指令中直接给出操作数的16位偏移地址 偏移地址也称为有效地址(EA, Effective Address) （2）默认的段寄存器为DS，但也可以显式地指定其他段寄存器——称为段超越前缀 （3）偏移地址也可用符号地址来表示
    • 间接寻址
      • 操作数的偏移地址(有效地址EA)放在寄存器中 只有SI、DI、BX和BP可作间址寄存器
    • 寄存器寻址
      • （1）操作数放在某个寄存器中 （2）源操作数与目的操作数字长要相同 （3）寄存器寻址与段地址无关
    • 存储器寻址
      • 逻辑地址
      • 物理地址
    • 隐含寻址
  • 各类指令
    • 数据传送指令
      • 通用传送指令
        • ① MOV mem/reg1，mem/reg2 指令中两操作数中至少有一个为寄存器 ② MOV reg，data ;立即数送寄存器 ③ MOV mem，data ;立即数送存储单元 ④ MOV acc，mem ;存储单元送累加器 ⑤ MOV mem，acc ;累加器送存储单元 ⑥ MOV segreg，mem/reg ;存储单元/寄存器送段寄存器 ⑦ MOV mem/reg，segreg ;段寄存器送存储单元/寄存器
      • 堆栈指令
        • ① 压栈指令PUSH② 弹出指令POP
      • 交换指令XCHG
        • 格式：XCHG reg，mem/reg 功能：交换两操作数的内容。 要求：两操作数中必须有一个在寄存器中； 操作数不能为段寄存器和立即数； 源和目地操作数类型要一致。
      • 查表指令XLAT
        • 执行的操作：AL←[(BX)+(AL)] 又叫查表转换指令，它可根据表项序号查出表中对应代码的内容。执行时先将表的首地址（偏移地址）送到BX中，表项序号存于AL中。
    • 输入输出指令
      • 输入指令IN
        • 格式:IN acc,PORT ;PORT端口号0～255H IN acc,DX ;DX表示的端口范围达64K
      • 输出指令OUT
        • 格式：OUT port,acc OUT DX,acc
    • 目标地址传送指令
      • （1） LEA 传送偏移地址 格式：LEA reg，mem ; 将指定内存单元的偏移地址送到指定寄存器
    • 算术运算指令
      • 加减乘除等指令
    • 逻辑运算和移位指令
      • 与或非等指令
    • 处理器控制指令
      • 1、标志位操作 （1）CF设置指令 CLC 0→CF STC 1→CF CMC CF变反 （2）DF设置指令 CLD 0→DF (串操作的指针移动方向从低到高) STD 1→DF (串操作的指针移动方向从高到低) （3）IF设置指令 CLI 0→IF (禁止INTR中断) STI 1→IF (开放INTR中断) 2、 HLT（halt） 执行HLT指令后，CPU进入暂停状态。
    • HLT
    • 控制转移指令
      • 无条件转移指令JMP 格式：JMP label 本指令无条件转移到指定的目标地址,以执行从该地址开始的程序段。
      • 条件转移指令 ① 根据单个标志位设置的条件转移指令 ②根据组合条件设置的条件转移指令
• 第四章 汇编语言程序设计
  • 语句类别
    • 实指令语句
    • 伪指令语句
    • 宏指令语句
  • 伪指令语句
    • 符号定义伪指令
      • 格式：名字 EQU 表达式 EQU伪指令将表达式的值赋予一个名字，以后可用这个名字来代替上述表达式。
    • 数据定义伪指令
      • [变量名] 伪指令 操作数[，操作数…] DB 用来定义字节（BYTE） DW 用来定义字（WORD） DD 用来定义双字（DWORD）
    • 段定义伪指令 SEGMENT……ENDS
      • （1）段定义伪指令的格式如下： 段名 SEGMENT [定位类型] [组合类型] [’类别’] ┇ 段名 ENDS SEGMENT和ENDS 这两个伪指令总是成对出现，二者前面的段名一致。二者之间的删节部分，对数据段、附加段及堆栈段，一般是符号、变量定义等伪指令。对于代码段则是指令及伪指令。此外，还必须明确段和段寄存器的关系，这可由ASSUME语句来实现。 （2）ASSUME 格式： ASSUME 段寄存器名：段名[，段寄存器名：段名[，…]] ASSUME伪指令告诉汇编程序，将某一个段寄存器设置为某一个逻辑段址，即明确指出源程序中逻辑段与物理段之间的关系。 （3）ORG 伪指令ORG规定了段内的起始地址或偏移地址，其格式为： ORG <表达式> 表达式的值即为段内的起始地址或偏移地址，从此地址起连续存放程序或数据。
    • 过程定义伪指令 PROC、ENDP
    • 段指派伪指令 ASSUME
    • 程序定位伪指令 ORG
    • 汇编结束伪指令 END
  • 程序结构
    • 顺序结构程序 循环结构程序 分支结构程序 子程序结构程序
    • 汇编程序的一般结构
      • DATA ENDS CODE SEGMENT ASSUME CS:CODE,DS:DATA BGN: MOV AX ,DATA MOV DS,AX …. MOV AH,4CH INT 21H CODE ENDS END BGN
  • 程序开发步骤
    • 编辑，汇编，链接，调试运行
• 第5章 8086的总线操作和时序
  • 总线的基本功能
    • 数据传送 仲裁控制 出错处理 总线驱动
  • 几种常用芯片
    • 三态门 双向三态门 带有三态门输出的锁存器
  • 8086的引脚功能
    • 典型工作模式
      • 最小系统模式系统中只有8086-个处理器，所有的控制信号都是由8086CPU产生。 最大系统模式系统中可包含一个以上的处理器，如协处理器8087。系统规模比较大时，系统控制信号不由8086直接产生，而通过与8086配套的总线控制器形成。
    • 引脚分类
      • 电源线/地址总线/数据总线/控制总线
        • 子主题
      • 引脚功能
      • 分体存储技术
    • 总线结构
      • 单总线结构
      • 多总线结构
        • 双总线结构
          • 面向CPU的双总线结构
          • 面向主存的双总线结构
  • 总线的主要性能指标
    • 总线位宽（bit）：
    • 总线的工作频率（MHz）
    • 总线带宽（B/S）：
  • 总线等级
    • 片内总线(芯片级) 片间总线(元件级、局部总线) 内总线(板级、系统总线) 外总线(设备级、通信总线)
  • 时序
    • 时钟周期
    • 机器周期
    • 指令周期
    • 空闲状态周期TI
    • 等待周期Tw
• 第6章 半导体存储器
  • 存储器作用
    • 存放程序和数据
      • 只存放二进制数
  • 半导体存储器芯片分类
    • RAM
      • SRAM
      • DRAM
      • 功能：存储当前运行所需的程序和数据
      • 特点：CPU可以直接访问并与其交换信 息，容量小，存取速度快。
    • ROM
      • 掩模ROM
      • PROM
        • PROM
        • EPROM
        • EEROM
      • 功能：存储当前不参加运行的程序和数据。
      • 特点：CPU不能直接访问，配备专门设备才能进行交换信息，容量大，存取速度慢。
  • 存储器芯片
    • 存储容量
      • 引脚功能
  • 主存储器设计
    • 计算芯片数
    • 地址分配、片选逻辑、控制选择
      • 全译码
      • 部分译码
      • 线译码
• 第七章 输入输出接口
  • IO接口概念
    • 接口作用
      • 外设是用来实现人机交互的一些机电设备。外设处理信息的类型、速度、通信方式与CPU不匹配， 不能直接挂在总线上，必须通过接口和系统相连。
    • 接口传送信息的种类
      • 控制信息
      • 状态信息
      • 数据信息（开关量、脉冲量、数据量、模拟量）
    • IO端口
      • IO端口编址方式
        • 单独编址
          • IO端口号
        • 统一编址
          • 统一编址方式的优点 :无需专门的I/O指令,编程较为灵活
          • 统一编址方式的缺点 I/O端口占用了存储器的一部分地址空 间因而影响到系统中存储器的容量。 访问存储器和访问I/O端口必须使用相同 位数的地址，使指令地址码加长，总线中 传送信息量增加。
  • I/O接口的主要功能
    • 地址选择 控制功能 状态指示 速度匹配 转换信息格式 电平转换 可编程性
  • 数据传送方式
    • 程序控制方式
      • 无条件传送
        • 指I/O设备可以在微处理器限定的时间内准备就绪，可以直接执行预先编制的I/O程序实现输入/输出操作，而无需查询I/O设备的状态。 该方式最简单的输入/输出控制方式;所需要的软、硬件较少，实现简单。但前提条件是要求I/O设备能够及时准备就绪
      • 有条件传送(查询)
        • 在这种方式中，微处理器在进行输入/输出操作前要不断查询I/O设备的状态，只有当I/O设备准备就绪时才执行I/O指令，完成输入/输出操作。因此，I/O接口除了数据端口外，还需要具有指示I/O设备状态的端口，以供微处理器的查询和检测
    • 中断控制方式
      • I/O中断方式在I/O设备准备期间不需要微处理器“原地踏步”查询I/O设备的状态,而程序查询方式则是串行的，所以I/O中断方式充分利用了微处理器资源，提高了输入/输出操作的效率。
    • 直接存储器存取控制方式(DMA)
    • DMA方式
      • DMA(Direct Memory Access)方式称为直接存储器访问方式，其含义是直接在主存储器和I/O设备之间成块传送数据，既不需要微处理器的参与，数据也不需要在微处理器中进行中转。
  • I/O地址译码及译码电路
    • 门电路译码 专用译码器译码 数字比较器译码 可编程逻辑器件（如CPLD/FPGA）译码等
  • 系统总线驱动及控制
    • 在较大的微机应用系统中，I/O插件板设计时要考虑系统总线的负载能力，必要时可以通过缓冲器或总线驱动来提高总线的负载能力。常用的缓冲器或总线驱动器有74LS373、74LS244(单向8位)和74LS245(双向8位)等。
    • 对单向的地址总线及控制总线的驱动可以74LS373、74LS244等芯片缓冲的方式。
• 第8章 中断
  • 中断概念
    • 由于某种事件的发生（硬件的或软件），计算机暂停执行当前的程序，转而执行另一程序，以处理发生的事件，处理完毕后又返回原程序继续原作业的过程。
  • 中断源
    • 中断源的中断优先级别
      • CPU的中断优先权排列从高到低为： （1）除法出错中断，溢出中断，INT n,… （2）NMI （3）INTR （4）单步中断
    • 中断分类
      • 外部硬件中断
        • NMI
        • INTR
      • 内部异常中断
        • 陷阱中断
        • 内部中断
        • 异常中断
  • 中断请求
    • 中断判优
      • 中断响应
        • 中断服务
          • 中断返回
  • 中断系统功能
    • 实现中断与返回
    • 实现中断优先级控制
      • 中断优先级排队
      • 中断嵌套 （高级中断请求能中断低级中断服务）
  • 中断优先级控制
    • 软件查询
    • 硬件查询
    • 可编程中断控制器(PIC)
  • 8259A的中断管理方式
    • 优先级设置方式
      • 全嵌套方式
        • 固定优先权:IR0>IR1>…>IR7。 高优先级的中断可进入低优先级，但低优先级不能进入高优称级或同等优先级
      • 自动循环方式
        • IR0～IR7轮流具有最高优先权。 当任何一级中断被处理完，它的优先级别就被改变为最低，而最高优先级分配给该中断的下一级中断。
      • 特殊完全嵌套方式。
        • 接在主片IR3上的从片比接在IR4上的从片具有高的优先权；而主片上IR0,IR1,IR2上的中断比从片具有高优先权。
    • 中断结束方式
      • 自动EOI结束方式
      • 自动EOI结束方式
      • 特殊EOI结束方式
    • 中断屏蔽方式
      • .普通屏蔽:高级中断屏蔽低级中断。 .特殊屏蔽:在中断屏蔽寄存器IMR中，将某一位或几位置“1”来屏蔽掉相应级别的中断请求。可使低优先级别的中断进入正在服务的高优先级别中。
    • 中断请求引入方式方式
      • 边沿触发方式
      • 电平触发方式
      • 中断查询方式
• 第9章 可编程芯片接口
  • 接口电路具有的功能
    • （1）输入/输出数据缓冲器和锁存器，实现数据I/O； （2）控制命令字和状态寄存器，存放对外设的控制命令； （3）地址译码器； （4）读写控制逻辑； （5）中断控制器。
  • 定时/计时的实现
    • 软件:延时子程序 硬件:数字逻辑电路( 如单稳态定时电路等) 采用可编程定时器/计数器
  • 可编程定时器8253
    • 基本功能
      • （1）3个独立的16位计数器，最大计数范围为0~65535； （2）每个计数器均可以按二进制或二—十进制计数； （3）计数器速率可达2.6MHz； （4）可编程6种不同的工作方式； （5）所有输入和输出都与TTL兼容。
    • 引脚功能
      • 与系统总线相连：数据引脚D0~ D7 地址引脚A1. A0 控制引脚RD.CS. WR
      • 通道引脚 CLK、GATE，OUT
      • 其他引脚：GND,Vcc
    • 6种工作方式
      • 方式0:计数结束中断方式 方式1:可编程单稳态输出方式 方式2:比率发生器(分频器) 方式3:方波发生器 方式4:软件触发选通 方式5:硬件触发选通
    • 芯片使用：硬件的使用，软件的编程
  • 8255A
    • 串行/并行接口概念
      • 串行数据传送方式:不同权值的数据位在单条一位宽的传输线上按时间先后一位一位地传送。
      • 并行数据传送方式:不同权值的数据位在多条并行传输线上同时传送。
    • 并行接口
      • 优点：在同样的时钟速率下其传送速率高。 缺点：远距离传送成本较高。 适用场合:传输速率要求高，而传输距离较近的场合。
    • 引脚功能和引脚
      • 与系统相连
      • 端口线
      • 其他引脚
    • 内部结构
      • A，B，C口
        • A，B组
    • 3种工作方式
      • 方式0，1，2
        • 数据传输过程
    • 实际应用
      • 硬件连线
        • 软件编程
    • 引脚
      • 与系统总线相连
        • 数据引脚Do~ D7 地址引脚A1、A0 控制引脚RD、Cs、WR、RESET
      • 端口线
        • 端口A PA7~ PA0
          • A组控制逻辑管理
        • PC7~ PC4 端口C PC3~ PC0
        • 端口B PB7~ PB0
          • B组控制逻辑管理
      • 其他引脚
• 第10章 串行通信
  • 串行数据传送方式
    • 不同权值的数据位在单条一位宽的传输线上按时间先后一位一位地传送。
    • 优点:传输效率较高 缺点:实现较困难，技术较复杂 适用场合:数据量大、速度要求较高的场合。
  • 串行通信
    • 异步通讯
      • （1）字符格式 .起始位、停止位的位数 .数据采用的编码 .是否奇偶校验,若要,规定奇校验还是偶校验 （2）波特率 即数据传送速率的规定。单位：位/秒
    • 同步通信
      • 面向字符型的数据格式
      • 面向位型的数据格式
  • RS-232C串行接口标准及其用法
    • 机械特性
    • 电器特性
    • 引脚信号
    • 信号线的连接
  • 8251芯片
    • 特点
      • 既可用于同步传送方式又可用于异步传送方式。 .完全双工传送,既能发送又能接受。 .可检测奇偶出错、帧错误、溢出错误。
    • 内部结构
    • 引脚及功能
      • 一、数据总线 D7~D0 二、控制信号引脚 CLK、CS、C/D、RESET、RD、WR 三、发送器引脚 TXD、TXRDY、TXEMPTY、TXC 四、接受器引脚 RXD、RXRDY、RXC、 SYNDET/BRKDET 五、调制解调接口控制引脚 DTR、DSR、RTS、CTS
    • 编程
      • 方式选择控制字：用来规定8251A的工作方式。 操作命令控制字：用来规定8251A的工作状态。 状态字：用来检查8251A工作状态，定时检测运行的错误，以便有效控制。
    • 应用
• 第11章 数模 模数转换
  • 注意性能参数
    • 分辨率（Resolution）
    • 量化误差（Quantizing error）
    • 转换时间（Conversion time）
    • . 转换误差
    • 量程
  • 转换类型
    • A/D：模拟量-数字量
    • D/A：数字量-模拟量
  • 转换原理
    • 转换原理
      • A/D
        • 基准电压、权电阻解码网络
        • 基准电压、T型电阻解码网络
      • D/A
        • 逐次逼近式，计数器式
        • 积分式，并联式
  • 常用的转换集成芯片
    • ADC: ADC0809、 AD574A
    • DAC: DAC0832、 DAC1210、 AD7524
  • 集成芯片使用
    • 硬件连线：同微机系统总线的连接
    • 软件编程：控制转换，控制数字量传送
  • 集成芯片应用场合
    • ADC：将CPU处理后的数字量转换为模拟量
    • DAC
      • 将CPU处理后的数字量转换为模拟量，送控制现场
      • 与运算放大器一起组成各种波形发生器
  • ADC0809
    • 模拟信号输入方面
      • 8通道模拟信号输入引脚IN0~IN7, 8选1通道选择引脚C. B. A 通道号锁存信号输入端ALE
    • 数字量输出方面
      • 8位数据输出引脚D7~D0。 数字量允许输出控制端OE
    • A/D转换联络号
      • 启动A/D转换信号输入引脚START A/D转换结東信号输出引脚BOC
    • 参考电压和时钟
      • 两个参考电压输入引脚REF(+). REF(-) (时钟信号输入端CLK
    • 其他:电源Ve、. 地GND
  • DAC0832
    • 数字量输入引脚
      • Dl7~DL0
    • 一级锁存控制.
      • 输入锁存使能信号输入端ILE 片选信号输入端 Cs 写命令- 输入端WRy
    • 二级锁存控制
      • 写命令二输入端WR2 传输控制信号输入端XFER
    • 模拟信号输出L
      • lout1、lout2
    • 与转换有关引脚
      • 片内反馈电阻引脚Rr . 基准电压输入端VEEF
    • 其他:电源V。、模拟地AGND、数字地DGND
    • 工作方式
      • 直通方式
        • 当ILE接高电平，CS，WR1、WR2和XFER都接数字地时，DAC处于直通方式，8位数字量一旦到达D0~D7输入端，就立即加到D/A转换器，被转换成模拟量。
      • 单缓冲方式
        • 单缓冲方式是将一个锁存器处于缓冲方式，另一个锁存器处于直通方式，输入数据经过一级缓冲送入D/A转换器
      • 双缓冲方式
        • 即数据通过两个寄存器锁存后再送入D/A转换电路，执行两次写操作才能完成一次D/A转换。适用于系统中有多片DAC0832，并且需要同步的情况。