4.触发器

数字电路与系统设计，主要关于数字电路中的触发器概念、分类、工作原理、逻辑分析、应用场景及其实现细节。触发器是具有一个或多个输入，以及Q和Q'两个互补输出的器件。它拥有两个稳定的状态：0和1。详细解释了触发器的基本特性，包括其互补输出和两种稳定状态。

触发器

• 概述
  • 概念：输入有一个或多个，输出有Q和Q非的器件
  • 特点：有俩个互补的输出；具有两个不同的稳定状态0和1
  • 分类
    • 异步触发器（基本触发器）
    • 同步发生器
      • 有空翻（D触发器：CP=1时，D变化，Q有可能变化）
      • 无空翻
• 基本SRFF（异步）
  • 与非门构成的基本SRFF
    • 功能逻辑分析（SR低位有效）
      • SR=01：置1
      • SR=10：置0
      • SR=11：保持
      • SR=00：全1（矛盾但存在）
      • 当SR从00到11时，由于俩个与非门快慢不同，所以可能出现两种情况，所以状态为不确定
    • 逻辑功能的表达方式
      • 波形图
      • 状态转移表：列出输入的所有情况、初态Dn，得出Dn+1
      • 次态方程：画出卡诺图
      • 激励方程：触发器的输入激发
      • 功能表：降维的状态转移表
      • 激励表：以输出结果为前提Dn+1，列出输入情况
      • 状态转移图
  • 与或门构成的基本SRFF
    • 和上面的那个触发器的各种功能恰好相反：SR是高位有效
• 钟控电位触发器（同步）
  • 定义：在基本触发器的基础上加了一个时钟输入
  • 钟控SRFF（SR锁存器）
    • 工作原理：CP=0：保持；CP=1：功能和或非门构成的基本SRFF一致（高位有效）
    • 逻辑描述：次态方程；波形图
  • 钟控DFF（D锁存器）
    • 解决空翻：将D的变换放在CP=0时段
• 边缘触发器
  • 维持阻塞型DFF
    • SR：优先、低位有效【有时不存在】
    • 在CP上升沿的时候才会触发：Qn+1=D
  • 负边沿JKFF
    • 在CP下降沿才会触发：Qn+1=J*Qn非+K非*Qn
    • 功能：JK类似SR：高位有效
      • JK=00：保持
      • JK=11：翻转
      • JK=10：置1
      • JK=01：置0
  • TFF
    • 在CP下降沿有效
    • 功能：T=1时，翻转；T=0时，保持
  • T'FF
    • 在CP下降沿有效
    • 功能：下降沿来临，就会翻转
• 触发器应用举例
  • 消抖动开关：利用SR端，与非门构成的基本SRFF
  • 单脉冲发生器：利用俩个JKFF，及其清零端巧妙设计