1、当栅-源之间不加电压时即Vgs=0时，源漏之间是两只背向的PN结。不管VDS极性如何，其中总有一个PN结反偏，所以不存在导电沟道。
2、当UDS=0且UGS>0时，由于 SiO2 的存在，栅极电流为零。但是栅极金属层将聚集正电荷．它们排斥P型衬底靠近 SiO2一侧的空穴，使之剩下不能移动的负离子区，形成耗尽层，如图6所示
3、当Vgs增大时，一方面耗尽层增宽，另一方面将衬底的自由电子吸引到耗尽层与绝缘层之间，形成一个N型薄层，称为反型层，如图7所示。这个反型层就构成了漏-源之间的导电沟道。使沟道刚刚形成的栅-源电压称为开启电压Vgs(th)/VT。UGS电压越大，形成的反层型越厚，导电沟道电阻越小。
4、当 Vgs>VT 且 VDS 较小时，基本MOS结构的示意图如图8-1所示。图中反型沟道层的厚度定性地表明了相对电荷密度，这时的相对电荷密度在沟道长度方向上为一常数。相应的ID-VDS 特性曲线如图8-1所示。
5、当 Vgs>VT 且 Vds 增大时，由于漏电压增大，漏端附近的氧化层压降减小，这意味着漏端附近的反型层电荷密度也将减小。漏端的沟道电导减小，从而 ID-Vds 特性曲线的斜率减小，如图8-2所示
6、当 VGS>VT 且 VDS 增大到漏端的氧化层压降等于VT 时，漏极处的反型层电荷密度为零，此时漏极处的电导为零，这意味着 ID-VDS 的特性曲线的斜率为零,称为预夹断，如图8-3所示。
7、当 Vgs>VT 且 VDS>VDS(sat) 时，沟道中反型电荷为零的点移向源端。如果
UDS继续增大，夹断区随之延长，如图所示，而且UDS 的增大部分几乎全部用于克服夹断区对漏极电流的阻力，漏电流 ID 为一常数，这种情形在ID-VDS 对应于饱和区(恒流区)，如图8-4所示
