导图社区 存储器
计算机第四章存储器思维导图，包括存储器的分类和分层结构、主存的基本组成、主存和CPU的联系、主存的技术指标、半导体储存芯片等内容。
计算机组成原理第五章中央处理器思维导图，介绍了CPU的功能和基本结构、指令执行过程、数据通路的功能和基本结构、中断系统等的相关内容。
数据结构第四章指令系统思维导图，包括数据传输类指令、算术运算类指令、逻辑运算类指令、移位和循环指令、控制转移类指令等内容。
社区模板帮助中心，点此进入>>
互联网9大思维
组织架构-单商户商城webAPP 思维导图。
域控上线
python思维导图
css
CSS
计算机操作系统思维导图
计算机组成原理
IMX6UL(A7)
考试学情分析系统
chp3：存储器
3.1 存储器的基本概念
存储器的分类
一个完整的存储系统应该包括
主存储器
高速缓冲存储器Cache
辅助存储器
按存储介质分
半导体存储器
磁表面存储器
磁心存储器
光盘存储器
按存取方式分类
随机存取存储器
RAM
静态：SRAM
动态：DRAM
存取时间与位置无关
优点
读写方便，使用灵活
缺点
断电信息丢失
只读存储器
ROM
只能随机读取
串行访问存储器
磁盘、磁带
要按照存储单元的物理顺序进行存取
按在计算机系统中的作用分类
Flash存储器
缓冲存储器
Cache
存储器的性能指标
存储周期
连续两次启动同一存储器所需的最小时间间隔
存周期or写周期
存储容量
存储字数*字长
单位成本
总成本/总容量
存储速度
数据传输率=数据带宽/存储周期
单位时间内存储器存取的信息量
3.2 存储器的层次化结构
多级存储器结构
寄存器
缓存
主存
磁盘
光盘
磁带
速度 快-->慢
容量 小-->大
价格 高-->低
3.3 半导体随机存储器
基本概念
基本结构
存储矩阵
译码驱动电路
读/写电路
存储芯片的译码驱动方式
线选法（单译码）
重合法（双译码）
SRAM
保持存储信息 天勤P96
六管静态MOS
六个电容组成的电路
T1通，T2止
存0
T1止，T2通
存1
利用触发保存信息
读数据
写数据
DRAM
保持存储信息 天勤P97
分类
多管型
单管型
原则
电容存储
有电荷存1
无电荷存0
电容电荷不能长期维持
需要在电荷消失之前对其进行刷新/恢复
时序
读周期
两次连续读操作的最小时间间隔
包含读时间
写周期
两次连续写操作的最小时间间隔
包含写时间
刷新
刷新的实质
读出内容后再按原样写入
集中刷新
所有行一起集中进行刷新
刷新时不能进行读/写操作
分散刷新
把时间划分为多个存储周期，每个周期周期刷新一行，2ms之内保证所有行都刷新一遍
存储周期=读/写周期+刷新一行的时间
每个读操作后绑定一个刷新操作
异步刷新
把存储矩阵的每一行平均分配到2ms内刷新
不规定固定的刷新周期，只要保证2ms内都刷新一遍就行
性质
DRAM芯片采用地址复用技术，行列地址分两次传送，故地址线只需要一半
只读存储器ROM 概念性知识点
采用随机存取
掩膜型只读存储器(MROM)
可编程只读存储器(PROM)
使用融丝存储数据
可擦除可编程只读存储器(EPROM)
使用悬浮栅存储数据
电可擦除可编程只读存储器(EEPROM)
快擦除读写存储器(Flash)
EEPROM的改进
Flash
结合了RAM和ROM的优点
按块读取数据，而非字节
非易失
可写
3.4 主存储器于CPU的连接
存储器的扩充
a*b
a为字线，连接地址线
b为位线，连接数据线
位扩充
增加存储字长
字扩充
增加存储单元的个数
字位扩充
同时增加存储字长和存储单元
信号
CS
片选信号
WE/OE
读/写信号
译码器
用两位数据00、01、10、11选择四个片
对接CS
部分译码
不是所有地址线都用于地址选择
高位作为片选信号
3.5 双口RAM和多模块存储器
双口RAM
具有两组互相独立的地址线、数据线、读/写控制线
一个RAM供两个CPU使用
BUSY标志
防止双端口操作冲突
多模块存储器
单体多字存储器
前提：指令和数据在主存内连续存放
把存储器的字长增加n倍
必须凑齐n个数据字才能作为存储字一次写入存储器
多体并行存储器
多个模块组成的存储器
每个模块有相同容量和存取速度
各个模块都有独立的地址寄存器、数据寄存器、地址译码器、读/写电路
每个模块都可以看作独立的存储器
高位交叉编址
以高位地址表示体号
低位地址表示地内地址
易于扩充
模块串行工作，带宽受限
不同请求源并行访问不同体
低位交叉编址 重点
以低位作为体号
高位定位体内地址
连续地址分布在相邻模块
可以实现多模块流水线式并行存取，大大提高带宽
同一请求源并行访问不同体
3.6 高速缓存存储器Cache
Cache的基本作原理
局部性原理
时间局部性原理
空间局部性原理
主存和Cache编址
主存被划分为主存字块
主存地址被分为两部分
主存块号
块内地址
Cache被分为缓存字块
与主存字块一样大
Cache地址被分为两部分
缓存块号
对Cache设置编号，用于标记对应哪一块主存块
命中率
CPU要访问的信息在Cache中的比例
命中率只和Cache容量、Cache字块长度有关
Cache的基本结构
Cache于主存之间的映射
前提
主存和Cache的块大小相同
块内地址都是相对与块起始地址的偏移量
即，低位地址相同
地址映射主要是主存块号和Cache块号之间的转换
映射方法
直接映射 大容量Cache
一个主存块只对应一个Cache块
一个Cache块对应多个主存块
采用取模的方法映射
实现简单
主存块数量是Cache块数量的2^m倍，则需要m位tag
不够灵活，Cache的存储空间利用率不高
冲突概率高，容易发生抖动
全相联映射 小容量Cache
允许主存块映射到任意的Cache块
命中率高
减小冲突
tag位数增加
主存块有2^n个，则cache需要n位tag
判断主存内容是否在cache中需要比较cache中的所有标记
组相联映射
直接映射和全相联映射的折中
把Cache分为Q组，每组R块
称为R路组相联
主存块对Q模映射到cache块组
主存块在Cache组内可以任意映射
主存块地址划分
标记tag
组号
log_2(Cache组数)
log_2(块大小)
Cache中主存块的替换算法
FIFO先进先出
替换最早调入Cache的块
LRU近期最少使用
替换近期用的最少的块
记录每个块最近一次使用时间
随机法
不能提高命中率
Cache写操作策略
写回法
只在此行被换出时写回主存
需要设置修改位
每行一个
全写法
Cache与主存同时写修改
写一次法
第一次命中时要同时写入主存
其他与写回法相同
3.7 虚拟存储器
逻辑概念，不是实际的物理存储器
允许使用比主存地址更大的地址空间
访问虚拟存储器时需要进行虚实地址转换
页式虚拟存储器
将空间划分为等长的页
实页
虚页
页表简单
主存空间浪费小
页面的处理、保护、共享不方便
段式虚拟存储器
将空间划分为不定长的段
段的长度取决于程序本身
独立性强
允许可变长度
段的起点和终点不定，不方便空间分配
造成段之间的零碎空间，浪费空间
段页式虚拟存储器
页式和段式的结合
把空间分段后，再把段分为固定大小的页
按页进行调入/调出
地址映射中需要多次查表
相联存储器TLB(快表)
将页表分为快表和慢表
一般的页表放在主存，称为慢表
当前最常用的页表信息放在小容量高速存储器，称为快表
快表的内容是慢表的一部分
快表是慢表的Cache
地址转换关系
逻辑地址(虚拟地址)-->物理地址（-->最终地址(Cache地址)）
逻辑地址通过查TLb或页表得到物理地址
若Cache命中，则要把物理地址转化为Cache地址
命中一致性
若TLB命中，则页表一定命中
Cache是否命中与页表是否命中无关
3.8 外存储器
硬盘存储器
记录数据的方式
归零制RZ
不归零制NRZ
见变就翻
见一就翻的不归零制NRZ1
技术指标
记录密度
单位长度存储的二进制信息量
道密度
沿半径方向单位长度的磁道数
相邻磁道间的距离成为道距
位密度(线密度)
单位长度能记录二进制信息的位数
磁盘每个磁道记录的信息量相等
每个磁道的位密度都不等
C=nks
C为存储总容量
n为存放信息的盘面数
k为每个盘面的磁道数
s为每条磁道上记录的二进制代码数
平均寻址时间
找到数据所在的磁道
寻道时间
在磁道上寻找需要的数据
等待时间
平均寻址时间=(最大寻址时间+最小寻址时间)/2+(最大等待时间+最小等待时间)/2
数据传输速率
误码率
读出N位数据，有M位出错
误码率为N/M
通常采用循环冗余校验码
组成
磁记录介质
磁盘控制器
磁盘驱动器
按是否具有可换性分
固定磁头磁盘存储器
移动磁头磁盘存储器
磁道记录格式
定长记录格式
不定长记录格式
若文件长度超过一个磁道的容量，应该将其记录在同一个柱面上
磁盘阵列
RAID指用多个小容量磁盘代替一个大容量磁盘
使得数据可以并行存取
有专门的区域用于记录冗余数据
RAID包含七级，即RAID0～RAID6
RAID0
写入时将资料分成小块
送到不同磁盘存储
RAID1
镜像备份
用激光在介质上写信息
