导图社区 微原-1
河北专接本微原知识点总结，包含总线、地址、存储器、周期、I\O接口、中断、堆栈指令、8255A、8253、8259A等内容。
社区模板帮助中心，点此进入>>
互联网9大思维
组织架构-单商户商城webAPP 思维导图。
域控上线
python思维导图
css
CSS
计算机操作系统思维导图
计算机组成原理
IMX6UL(A7)
考试学情分析系统
微原
总线
概念
计算机硬件系统中各部分相互传送通讯的公共通道
一组总线
地址总线(单向)：是CPU对主存或外设进行寻址时，传送内存及外设端口的一组信号线
作用：用于CPU访问主存储器和外设时传送相关地址
数据总线(双向)：
作用：用于CPU与主存储器，CPU与I\O接口之间传送数据
控制总线(单向)：是指传输控制信号，时序信号和状态信号的总线
作用：用于传送CPU对主存储器和外设的控制信号
局部总线
是CPU芯片内部总线延伸，主要用于CPU，主存，主存RAM及快速接口之间的连接，属于板内总线
总线分类
片内总线:芯片内部各个部件之间的数据传送通路
系统总线：指CPU，主存储器和I\O接口之间的连线
外部总线：危机系统与其他设备之间的连线
地址
有效地址：内存单元在段内的偏移量
偏移地址：指段内某个存储单元相对该段首地址的差值，是16位二进制代码
逻辑地址：在程序中所涉及的地址称为逻辑地址
物理地址：是指CPU寻址主存时使用的20位地址，它确定了某一位置的实际内存单元
存储器
RAM
可随机的按指定地址向内存单元存入，取出或改写信息，所有单元的读写操作所需的时间完全相等的存储器
静态SRAM：只要有电源即可长期保存，不需要刷新
动态DRAM：电容会漏电，因此需要常常刷新
ROM
特点：为只读存储器，制造时数据就已固化好，使用中不可改变
掩膜式ROM
一次性可编程ROM（PROM）：出厂时内容为空白，只可以写入一次数据
紫外线可擦除ROM（EPROM）：出厂时内容为空白，写入数据后可通过紫外线照射擦除，可以多次写入和擦除
电可改写ROM（EEROM）：出厂时内容为空白，写入数据后使用电信号擦除，可以多次写入和擦除
闪速存储器
周期
指令周期：执行一条指令所需要的时间
时钟周期：是CPU的时间基准，由计算机的主频决定
总线周期：指CPU从存储器或I\O端口存取一个字节或字所需要的时间
在每个时钟周期中，CPU做哪些工作
T1：CPU向数据\地址分时复用总线上发出访问存储器或I\O端口的地址信息
T2：CPU从总线上撤销地址，发出RD读控制信号，使复用总线低八位处于高阻状态
T3：数据\地址分时复用总线的低8位出现从内存或I\O端口读入的数据
T4：8086完成数据传送，控制信号变为无效，结束总线周期
I\O接口
概念：接口是位于主机和外设之间的一些转换电路的总称，是CPU与外设之间交互 通信的中间节点
硬接口：是通过硬件来实现接口的功能
原接口：是通过程序设计来实现接口的功能
I\O接口电路的基本功能
地址译码，数据传送，信息转换，提供命令译码和状态信息及定时和控制
I\O接口电路的四种寄存器
数据输入寄存器：能对传送数据提供缓冲隔离寄存的作用
数据输出寄存器：同上
状态寄存器：用来保存外设或接口的状态
控制寄存器：用来寄存CPU通过数据总线发来的命令
数据传输控制方式
无条件传送：主要用于对简单外设进行操作或者外设的定时是固定的或已知的场合
条件传送：在传送数据前，首先查询外设状态，当外设准备好了才传送
中断控制方式：主要用于需要提高CPU利用率和进行实时数据处理的情况
DMA控制方式：主要用于快速完成对比的数据交换任务
输入输出处理机方式
DMA
概念：是一种不需要CPU干预也不需要软件介入的高速数据传输控制方式
传送过程（操作步骤）
1外设向DMAC发出DMA请求
2DMAC向CPU发总线请求HOLD
3CPU向DMAC回送总线响应HLDA
4DMAC收到HLDA后向外设送出DMA回答信号并开始DMA传送
5数据传送完成后，DMAC执行传送后处理，CPU收回总线
CPU与外设之间设置接口电路的原因
CPU与外设二者的信号不兼容，包括信号线的功能定义，逻辑定义和时序关系
CPU与外设的速度不匹配 CPU快，外设慢
若不通过接口会大大降低CPU的效率
若外设直接由CPU控制，会使外设的硬件结构依赖于CPU，对外设的发展不利
中断
概念：是CPU在执行当前程序时由于外部事件引起CPU暂时停止当前正在执行的程序而转向执行请求CPU暂时停止的内外部事件的服务程序，改程序处理完成后又返回继续执行被停止的程序
中断向量：是中断程序的入口地址 （范围：00000H-003FFH）
中断系统的功能：分时操作，实现实时处理和故障处理
中断传输方式的工作过程
中断请求
中断优先级判定
中断响应
如果允许响应（IF=1）则取出中断类型号标志寄存器入栈清除IF和TF，CS和IP入栈获取中断向量
中断处理
中断返回
CPU响应可屏蔽中断的条件
无总线请求
CPU执行完当前指令
CPU允许中断（IF=1）
硬件中断和软件中断的区别
硬件中断是由硬件产生，通过INTR和NMI发送给CPU；软件中断是由软件的中断指令或其他异常产生
硬件中断的中断号由中断控制器提供；软件中断中断号在指令中提供或隐含，不需要中断控制器
硬件中断具有随机性；软件中断具有确定性
大部分硬件中断需要CPU发送响应信号；软件中断不需要
硬件中断除NMI之外均可屏蔽；软件中断不能
中断源
引起中断的原因或发出中断申请的来源
识别方法：1每个中断源都有一条中断请求信号线，且固定一个中断服务程序入口地址2向量中断，使用向量中断系统的中断源，除了能输出中断请求信号外还能在CPU响应了他的中断请求后输出一个中断向量，CPU根据这个中断向量获得该中断源程序的入口地址
堆栈指令
后进先出原则
PUSH：先-2再进栈
POP：先出栈在-2
8255A
功能：是一种通用的可编程程序并行I\O接口芯片
两个控制字： 方式选择控制字（实现对8255A的各个端口的选择） 对c口进行置位复位控制字（实现对端口c的每一位进行控制）
8255三种工作方式
方式0：（基本输入输出）方式1：（选通输入输出）方式2：（双向数据传送）
并行接口的特点
1并行接口是在多根数据线上以数据字节或字为单位与I\O设备或被控对象传输数据 2并行接口适用于近距离数据传输。一次同时传送多位，传送速度快 3在并行接口中，8位、16位是同时传输的 4并行传送的信息不要求固定的格式
8253
三个计数通道：CLK（用于输入定时基准脉冲或计数脉冲）OUT（以相应的电平指示计数的完成或输出脉冲波形）GATE（信号门控输入，用于启动或禁止计数器的操作，以使计数器和计测对象同步）
6种工作方式及作用
方式0（计数结束产生中断）方式1（可重复触发的单稳态触发器）方式2（分频器）方式3（方波发生器）方式4（软件触发的选通信号发生器）方式5（硬件触发的选通信号发生器）
定时器和计数器的相同和不同
相同：都有一个计数脉冲输入端，每输入一个脉冲计数器就进行+1/-1 不同：定时器（若计数器件的计数脉冲频率固定则可利用计数实现定时） 计数器（若计数器件的作用仅仅是记录输入脉冲的多少）
初始化编程步骤
1写入每个计数器通道的方式控制字 2写入每个计数通道的计数初值
8259A
三个中断控制器
中断请求寄存器IRR：用于存放由外设来的中断请求信号
中断服务寄存器ISR：用8位中的某位置1记录CPU当前正在为哪个中断源服务
中断屏蔽寄存器IMR：用于屏蔽已被锁存在IRR中的中断请求信号
工作方式：中断请求方式，中断屏蔽方式，设置优先级方式，结束中断处理方式，连接系统总线方式 （8259开始正常工作前必须用初始化命令字来设定工作方式）
4个初始化命令字（ICW1 ICW2 ICW3 ICW4） ICW1和ICW2是必须写入的 3个操作控制字（OCW1 OCW2 OCW3）可以做多次设置
ICW2（设置中断类型号的初始化命令字） ICW3（用于级联方式） ICW4(方式选择控制字)
OCW1（中断屏蔽操作字，写入中断屏蔽寄存器中当某位为1时对应的IR请求被禁止）OCW2（用于设置优先级循环方式和中断结束方式） OCW3（设置屏蔽方式和读状态控制字）
中断请求方式
边沿触发（中断源出现由低电平向高电平的跳变时请求中断信号） 电平触发（中断源设置中断申请为高电平的跳变时请求中断信号） 程序中断查询方式（CPU内部的中断标志位IF=0，对IR7-IR0端上的中断请求采用查询方式使CPU了解哪一端有中断请求并为它服务）
优先级设置方式：全嵌套方式，特殊全嵌套方式，自动循环方式，优先级特殊循环方式
8259A的中断优先权管理方式
完全嵌套方式：ISR寄存器中某位置1表示CPU正在处理这一级中断请求，8259A允许比他级别高的中断请求进入，禁止与他同级或低级中断请求进入。中断请求有固定的中断级别，IR0最低IR7最高
自动循环方式：IR7-IR0优先级别不固定
中断屏蔽方式
普通屏蔽方式：将IMR中某一位或某几位置1，可将相应级的中断请求屏蔽掉
特殊屏蔽方式：当CPU正在处理某级中断是，要求仅对本级中断进行屏蔽，而允许其他优先级比它高或低的中断进入系统
