计算机组成与系统结构知识梳理

覆盖课本《计算机组成与系统结构》前六章重点内容，适合用于大学生的期末复习，需要的自取~

计算机组成与系统结构

• 第一章 概论
  • 冯诺依曼体系结构
    • 埃尼阿克（ENIAC）
      • 特点
        • 十进制
      • 缺点
        • 没有存储器
        • 输入与控制由接线完成
    • 冯诺依曼机（EDVAC）
      • 特点
        • 指令与数据二进制
          • 简化了电路
        • 存储程序
          • 提升了输入效率
      • 组成
        • 运算器(CA)
        • 控制器(CC)
        • CPU
        • 存储器(M)
          • 主存储器（内存）
        • 输入设备(I)、输出设备(O)
      • 核心思想
        • 存储程序，共享数据，顺序执行
        • 数据与程序均以二进制代码形式不加区别地存放在存储器中， 存储位置由存储器地址制定
        • 计算机可自动从存储器中取出指令加以执行
  • 计算机分类及性能
    • 性能指标
      • 吞吐量
        • 表征一台计算机在某一时间间隔内能够处理的信息量，单位是字节/秒（B/S）
      • 响应时间(t/s)
        • 表征从输入有效到系统产生响应之间的时间度量， 用时间单位来度量，例如微秒（10-6s）、纳秒（10-9s）
      • 主频（f/hz）
        • CPU的工作节拍受主时钟控制，主时钟不断产生固定频率的时钟， 主时钟的频率叫CPU的主频（f）。度量单位是MHz、GHz
      • CPU时钟周期(T/s)
        • 主频的倒数称为CPU时钟周期（T），即T=1/f，度量单位是纳秒
      • CPI
        • （Cycles per Instruction）表示每条指令周期数， 即执行一条指令所需的平均时钟周期数
      • MIPS
        • （Million Instructions per Second）表示每秒百万条（106）指令
      • MFLOPS
        • （Million Floating-point Operations per Second）表示每秒百万次浮点操作次数
      • 重难点
      • Nc
        • 运行周期个数
      • In
        • 总指令数
    • 分类
      • 数字计算机
        • 专用计算机
        • 通用计算机
          • 单片机
          • 微型机
          • 工作站
          • 服务器
          • 大型机
          • 超级计算机
      • 模拟计算机
    • 机构层次
      • 高级语言级
      • 汇编语言级
      • 操作系统级
      • 一般机器级
      • 微程序设计级
    • 计算机发展
      • 南北桥结构演化
        • 南北桥》主存直连》PCH集成显卡
      • 摩根定律
        • 基本
          • 价格不变时，集成电路晶体管数目，每隔18个月增长一倍，性能也提升一倍。
        • 发展
          • 后摩根时代，速度减慢
  • 指令执行流程
    • 指令执行过程
      • 取指
      • 译码
      • 执行
      • 回写
    • 模型
    • 具体流程
      • 暂略
• 第二章 运算器
  • 计数法与进制转换
    • 权加
    • 除基取余
  • 运算方法
    • 数值表示
      • 定点数与浮点数的表示法
        • 定点
          • 纯小数
            • 小数点在符号位之后
          • 纯整数
            • 小数点在最后
        • 浮点
          • 格式
            • N=R^E*M
          • IEEE 754标准
            • 单精度
              • S:符号位1位
              • E:阶码 8位
              • M:尾数 23位
            • 双精度
              • S:符号位1位
              • E:阶码 11位
              • M:尾数 52位
            • 计算
              • e=E-127
              • m=1.M
              • n=(-1)^s*2^e*m
            • 大小端
              • 小端
                • 高地址存高位
                • 低地址存低位
      • 机器码表示
        • 真值：一般书写的数
        • 原码：在真值的基础上加上符号位
          • 特点
            • 易于乘除不易加减
        • 反码： 正数不变，负数除符号位意外其他位取反
          • 特点
            • 有正负零
        • 补码：正数不变，负数求反再加一
          • 特点
            • 易于加减
        • 移码：无论正负，符号位取反
          • 特点
            • 易于比较大小
      • 定点加法、减法运算
        • 利用补码计算
        • 溢出检测方法
          • 注意
            • 仅在有符号数运算可能产生溢出
          • 情况
            • 正加正，负数加负数
          • 检测
            • 双符号
              • 00正数
              • 01正溢
              • 10负溢
              • 11负数
      • 字符表示方法
        • 奇偶校验
          • 数1的个数
        • 表示方法
          • 机内码
            • 两个字节
              • 高位都为1
      • 定点乘除法
        • 总延迟
          • （8n-4）T
      • 浮点数加减法
        • 格式
          • ｘ±ｙ＝(Mｘ2Eｘ－Eｙ±Mｙ)2Eｙ
        • 步骤
          • 操作数检查
          • 比较阶码并完成对阶
          • 尾数加减运算
          • 结果规格化
          • 舍入处理
      • 浮点乘除法
        • 乘法
          • 步骤
            • 0操作数检查
            • 阶码加减法操作
            • 尾数乘法操作
            • 结果规格化和舍入处理
    • 运算逻辑
  • 运算器
    • 结构
      • 核心部件
        • ALU
    • 功能
      • 逻辑运算
      • 加法运算
        • 行波进位
          • 结构
          • 优点
            • 布局简单，方便设计
          • 缺点
            • 后一级需要等待前一级的输出
            • 时延长，且随位数增加而增加
          • 延迟
            • 输出
              • 3T+2T*n
            • 溢出判断
              • 3T+2T*n+3T
        • 超前进位
      • 减法运算
• 第三章 存储器
  • 概述
    • 分类
      • 按存储介质分
        • 半导体存储器
        • 磁表面存储器
      • 存取方式分
        • 随机存储器
        • 顺序存储器
      • 内容可变性
        • 只读存储器
          • ROM
        • 随机读写存储器
          • RAM
      • 内容易失性分
        • 易失性存储器
          • 如：RAM
        • 非易失存储器
          • 如磁表面存储器
      • 系统中的作用
        • ...
    • 分级
      • 高速缓冲存储器
        • 寄存器
        • 速度快 容量小
      • 主存储器
      • 外存储器
        • 容量大 速度慢 成本低
    • 技术指标
      • 存储容量
      • 存取时间
      • 存储周期
      • 存储器带宽
  • SRAM寄存器
    • 存储元是一个触发器
      • 断电丢失
    • 逻辑结构
  • DRAM存储器
    • 与SRAM不同
      • 增加了行地址列地址锁存器
        • 行列地址分时传入
      • 增加了刷新计数器和控制电路
        • 防止丢失需要刷新
    • 刷新周期
      • 集中式刷新
      • 分散式刷新
        • 一次刷新一行，分散开刷，间隔是读写周期的整数倍
    • 容量扩展
      • 字长拓展
        • 地址相同线，数据不同线
      • 字量拓展
        • 高地址为变为片选信号接使能端，数据接相同线
  • cache存储器
    • 基本原理
      • 功能
        • 在cpu与主存之间，帮助CPU更快的拿到数据
      • 原理
        • cache中存有主存的成块信息
      • 命中率
    • 主存与cache的地址映射
      • 全相联
      • 直接映射
      • 组相联
    • 替换策略
      • LFU最不经常使用
      • LRU最近最少使用
    • 写策略
      • 写回法
        • 本行被换走时写到主存
      • 全写法
        • 每次写cache同时改主存
      • 写一次法
        • 每行改第一次同时改主存，其他情况与回写法一致
  • 虚拟存储器
    • 替换法
      • FIFO
      • FIFO+LRU
• 第四章 指令系统
  • 4.1 指令系统的发展与性能要求
    • 4.1.1 指令系统的发展
    • 4.1.2 对指令系统性能的要求
      • 完备性
        • 指令丰富，功能齐全
      • 有效性
        • 空间小，运行快
      • 规整性
        • 格式匀齐一致
      • 兼容性
        • 系列机共同指令集
    • 4.1.3 低级语言与硬件结构的关系
  • 4.2 指令格式
• 第五章 中央处理器
  • 5.1 CPU的功能和组成
    • 5.1.1 CPU的功能
      • 指令控制
      • 操作控制
      • 时间控制
      • 数据加工
    • 5.1.2 CPU的基本组成
      • 控制器
        • 指挥数据流动方向，时间等
        • 组成
          • PC 程序计数器
          • IR 指令寄存器
          • 指令译码器
          • 时序产生器
          • 操作控制器
          • OC
      • 运算器(ALU)
        • 逻辑运算，算术运算
    • 5.1.3 CPU中的主要寄存器
      • DR 数据缓冲寄存器
      • IR 指令寄存器
      • AR 数据地址寄存器
      • PC 程序计数器
      • R0-R3 通用寄存器
      • PSW 状态字寄存器
        • 运算器产生状态
        • 包括
          • 进位 C
          • 溢出 V
          • 为零 Z
          • 为负 N
    • 5.1.4 操作控制器与时序产生器(OC)
      • 数据通路
        • 各个寄存器之间传输信息的通路
      • 操作控制器
        • 哪条通路打开
        • 分类
          • 硬布线控制器
            • 时序逻辑操控
          • 微程序控制器
            • 存储逻辑实现
      • 时序控制器
        • 何时打开，哪个先打开，哪个后打开
  • 5.2 指令周期
    • 5.2.1 指令周期的基本概念
      • 周期
        • 指令周期
          • 取出一条指令并执行这条指令的时间
          • 包括
            • 取值周期
            • 执行周期
        • CPU周期/机器周期/(大)时钟周期
          • 完成一个一次访存
          • 一个取值或一个执行周期计时一个机器周期
        • T周期/节拍脉冲
          • 处理操作的最基本单位
          • 一个机器周期由若干T周期组成
        • (小)时钟周期
          • 最小时间单位
      • 单周期、多周期
        • 只一条指令需要单或多个CPU周期
    • 5.2.2 基本指令的指令周期
      • MOV指令
      • ADD指令
      • 两个CPU周期
      • LAD指令
      • STO指令
      • 三个CPU周期
      • JMP指令
    • 5.2.3 方框图
    • 5.2.4 指令周期流程图
  • 5.3 时序产生器和控制方式
    • 5.3.1 时序信号的作用和体质
      • 硬布线控制区
        • 主状态周期
          • 包括多个节拍电位
        • 节拍电位
          • 表示一个CPU周期
          • 包括如若干节拍脉冲
        • 节拍脉冲
      • 微程序控制器
        • 节拍电位
          • 一个CPU周期
        • 节拍脉搏
          • T周期
    • 5.3.2 时序信号产生器
    • 5.3.3 控制方式
      • 1.同步控制
        • 完全统一机器周期
        • 不定长机器周期
        • 中央控制与局部控制结合
      • 2.异步控制
        • 收到应答后进行下一条
      • 3.联合控制方式
        • 部分头部，部分异步
  • 5.4 微程序控制器
    • 5.4.1 微程序控制原理
      • 1.微命令和微操作
        • 概念
          • 微命令
            • 控制部件对执行部件发出的各种命令
          • 微操作
            • 执行部件接收到微命令后的操作
        • 相容与互斥
          • 相容性
            • 在同一个CPU可以执行的微操作
          • 互斥性
            • 不能在同一个CPU执行的微操作
      • 2.微指令和微程序
        • 概念
          • 微指令
            • 在一个CPU周期中，一组实现一定操作功能的微命令的组合，构成一条微指令
          • 微程序/机器指令
            • 多条微指令组合形成序列
        • 微指令的组成
          • 操作控制
          • 顺序控制
      • 3. 微程序控制器原理
        • 组成
          • 控制存储器
          • 微指令寄存器
          • 地址转喻逻辑
• 第六章 总线系统
  • 6.1 总线的概念和结构形态
    • 总线的基本概念
      • 定义
        • 是构成计算机系统的互联机构
        • 是多个体统功能部件之间进行数据传输的公共通路
      • 分类
        • 内部总线
          • CPU内部寄存器与运算器之间的总线
        • 系统总线
          • CPU与其他高速功能部件（存储器、通道）间的总线
        • I/O总线
          • 中低速I/O设备间的总线
      • 性能指标
        • 总线带宽
          • 一秒内传输的数据量
          • B/s
    • 总线的连接方式
      • 部件
        • 适配器
          • 又称接口
            • 高速设备与低速设备数据传输
      • 结构
        • 单总线结构
          • 只有一根系统总线
          • 容易拓展成多CPU系统
        • 多总线结构
          • cpu总线
          • 高速总线
          • 扩充总线
          • 扩充总线接口
    • 总线的内部结构
      • 结构
        • 早期结构
          • 地址线
          • 数据线
          • 控制线
        • 当代结构
          • 数据传输总线
            • 地址/数据/控制
          • 仲裁总线
            • 请求总线
            • 总线授权线
          • 中断和同步总线
            • 处理中断
          • 公用线
            • 时钟信号
            • 电源
            • 加电断电
            • 等
  • 6.2总线接口
    • 信息传送方式
      • 串行传送
      • 并行传送
      • 分时传送
      • 串->并
        • 拆卸
      • 并->串
        • 装配
    • 基本概念
      • I/O接口模块
        • 连接CPU与外围设备
        • 与CPU一定以并行方式连接
        • 与外围设备可能并行也可能串行
          • 串行数据接口
          • 并行数据接口
  • 6.3总线仲裁
    • 集中式仲裁
      • 链式查询
        • BS
          • 1
        • BR
          • 1
        • BG
          • 1
      • 计数器定时查询
        • BS
          • 1
        • BR
          • 1
        • BG
          • N
      • 独立请求方式
        • BR
          • N
        • BG
          • N
    • 分布式仲裁
      • 有请求时将自己的号与仲裁线上的号比对，如果仲裁线上的大，则撤回请求
  • 6.4总线定时和数据传输模式
    • 总线定时
      • 同步定时
        • 不同的通信相同的时间
      • 异步定时
        • 互锁