数字电路（康华光版本）

根据康华光版本的数字电子技术一书整理的数字电路基础思维导图。内容详尽，大家可以根据自己的理解在此基础上自行增减，希望可以给备考的朋友们带来便捷，谢谢！

数字电路

• 第四章 组合逻辑电路
  • 概述
    • 特点：任何时刻的输出仅取决于当前的输入信号
    • 结构：组合逻辑电路由逻辑门电路组成，电路内部不存在反馈电路和存储电路
    • 分析方法：逻辑图→输出表达式→真值表→电路功能
  • 若干常用 组合逻辑电路
    • 算术运算电路 能完成二进制运算
      • 半加器：SO是和数输出端；CO是向高位的进位输出端 SO=A⊕B（A·B￢+A￢·B异或）
      • 全加器：相比半加器有来自低位的进位输入端CI SO：和数输出端，CO高位进位输出端 SO=A⊕B⊕CI； CO=[(A·B)￢·((A⊕B)·CI)￢]￢=AB+A￢·B·CI+A·B￢·CI
    • 编码器
      • 编码：在数字系统中，用二进制代码表示特定信息的过程称为编码 例如，电子设备中，二进制表示字符称为字符编码，表示十进制数称为 二-十进制编码（BCD）
      • 二进制编码器：高电平有效的8线-3线编码器； 表达式为： C=Y4+Y5+Y6+Y7 B=Y2+Y3+Y6+Y7 A=Y1+Y3+Y5+Y7
      • 优先编码器（CT74148）：优先编码器首先对所有的输入信号按照优先顺序排队，然后选择优先级最高的一个输入信号进行编码 CT74148：8个输入端I0￢~I7￢,低电平有效，，三个输出端Y0￢~Y2￢，低电平有效。此外还有使能端S￢，选通输出端Ys￢和扩展端YEX￢ 输出111的三种情况，Ys￢Yex￢=11，电路禁止工作；Ys￢Yex￢=10，电路有工作，I0￢有效输入，Ys￢Yex￢=01；没有编码信号时Ys=0，又称无编码输入信号
    • 译码器
      • 译码：将二进制代码所表示的信息翻译成对应的高低电平信号的过程称为译码
      • 二进制译码器 也称最小项编码器
        • 有N个输入和2^n个输出端 只允许一个输出端的信号为有效电平
        • 输出表达式： Y0￢=（A1￢·A0￢）￢ Y1￢=（A1￢·A0）￢ Y2￢=（A1·A0￢）￢ Y3￢=（A1·A0）￢
      • 显示译码器 （7段译码器
    • 数据选择器
      • Y=A1￢·A0￢·D0+A1￢·A0·D1+A1·A0￢·D2+A1·A0·D3
    • 数值比较器
      • F（A>B）=A·B￢ F（A=B）=A￢·B￢+A·B F（A<B）=A￢·B
    • 竞争冒险现象
      • 对于组合逻辑电路而言，可能产生短暂的尖峰错误信号，可能会使敏感器件误操作
      • 原因:
        • 两个或两个以上的输入同时变化
        • 构成电路的逻辑元件存在传输延迟， 不同元件传输延迟不同
      • 消除方法
        • 选通法
          • 增加选通控制信号
        • 滤波法
          • 在输出端接一个很小的滤波电容C 利用电容电压不突变原理消去尖峰信号
        • D触发器法
• 第五章触发器
  • 概述
    • 定义：构成记忆功能部件的基本单元 有RS触发器，D触发器，JK触发器，T触发器，T’触发器 触发器原态Q^n,次态称Q^n+1
    • 特点：
      • 具有两个稳定的状态，即0态1态
      • 没有外加输入信号作用时，触发器可以保持原来的状态不变， 这是触发器具有的保持或记忆功能
      • 在外加输入信号的作用（触发）下，触发器可以改变原来的状态， 即置0和置1功能
    • 触发器≠锁存器 触发器边沿触发，锁存器电平触发
  • 基本RS触发器
    • 由与非门和或非门构成
    • （或非门RS）特性方程： 次态=Sd+Rd￢·原态 Sd￢+Rd￢=1（约束条件） S信号即置1功能，R信号即置0功能
    • （与非门RS）特性方程 Q^n+1=Sd+Rd￢·Qn Rd·Sd=0（约束条件
  • 钟控触发器
    • 钟控RS触发器
      • 特性方程同 与非门RS 时钟信号CP=1时，R，D信号可用
    • 钟控D型触发器
      • 区别于集成D触发器，此一般被称为D锁存器，因为是电平触发
      • 时钟信号CP=0保持不变 CP=1时，次态=信号D
    • 钟控JK触发器
      • 功能全面（增加了翻转功能），没有约束条件
      • 特性方程：次态=J·原态￢+K￢·原态 J=K=1且时钟信号有效时，实现反转功能
    • 钟控T型触发器
      • 特性方程：次态=T·原态￢+T￢·原态
      • 将JK触发器输入端合并为一个输入端 功能：T=1 翻转，T=0 保持
    • 钟控T’触发器，只具有反转功能
  • 集成触发器
    • 触发器三角形表示边沿触发 加上小圆圈表示下降沿触发
    • 边沿JK触发器
      • 利用传输延迟的差异而引导触发的触发器
      • J=0，K=0，执行保持 J=1，K=1，下降沿到来执行反转 J=0，K=1，下降沿到来执行置0 J=1，K=0，下降沿到来执行置1功能
    • 维持-阻塞结构触发器
      • 异步置0端Rd￢，异步置1端Sd￢ Rd￢，Sd￢都无效时具有D触发器特性。
• 第六章 时序逻辑电路
  • 概述
    • 特点：任一时刻的输出信号不仅取决于当时的输入信号，还取决于电路的原来状态
    • 结构：时序逻辑电路由组合逻辑电路和存储电路（由触发器构成）两部分组成 存储电路的部分输出反馈到组合逻辑电路的输入端
    • 描述方法：X输入；Y输出； Z存储输入；Q存储输出 方程式/状态转换表/时序图
      • Y=f（X，Q）输出方程 Z=g（X，Q）驱动/激励方程 Q次态=h（Z，Q）状态方程
  • 分析方法
    • 1. 从给定的逻辑图中写出电路的输出方程和触发器的驱动方程，由此得出状态方程
    • 2. 将输入变量和触发器初态的取值组合代入状态方程和输出方程，得到状态转换表
    • 3. 将状态转换表的状态变化规律用状态转换图或时序图表示出来
    • 4. 根据状态转换图 或时序图说明电路的逻辑功能
  • 寄存器和 移位寄存器
    • 用以暂时保存数码，移位寄存器有移位功能
    • 使用四级D触发器 构成的数码寄存器
      • 四级D触发器的输入构成数码输入端
      • 输出构成四位数码输出端
      • 触发器的时钟端连接在一起，作为数据锁存输入端
      • 异步置零端连接在一起作为寄存器的复位端
    • 移位寄存器
      • 所谓移位，是指寄存器内的数据能在时钟脉冲作用下，依次向左或向右移。既能左移又能右移的称双向移位寄存器
      • 分类：串入串出；串入并出；并入串出；并入并出 串行方式：一位一位进行操作 并行方式：将全部信息同时输入或同时输出
    • 四级D触发器构成 移位寄存器
      • 各级触发器状态方程 Q0次态=D0=D1r Q1次态=D1=Q0原态 Q2次态=D2=Q1原态 Q3次态=D3=Q2原态
      • 移位寄存器可利用串入并出的工作方式， 实现将串行数据转换为并行数据的串/并转换
    • 集成移位寄存器
      • 子主题
  • 计数器
    • 可以统计输入脉冲的个数，具有计时计数，分频，定时，产生节拍脉冲和序列脉冲等功能
    • 分类
      • 时钟连接方式分
        • 同步计数器，异步计数器
      • 状态变化规律分
        • 加法计数器，减法计数器，加减计数器
      • 计数方式分
        • 二进制，十进制，M进制
    • 同步计数器分析
      • 功能分析 1，由触发器连接方式得同步时序逻辑电路 2，由状态转换图形成计数循环的特点，得计数器 3，根据计数循环状态数得十进制计数器 4，由状态变化递增规律得加法计数器 5，计数循环以外的状态，都能回到计数循环中，得自启动能力
• 第八章 数模和模数转换
  • 概述
    • 模拟信号到数字信号的转换称模数转换（A/D转换 能实现A/D转换的电路称A/D转换器或ADC
  • 数模转换
    • 结构：它由数码锁存器，电子开关，电阻网络，球和电路构成
    • 一般用分辨率衡量DA转换的精度， 分辨率是最小输出电压与最大输出电压的比值 则 n 位D/A转换器的分辨率=1/（2^n-1）
    • 主要技术指标
      • 转换精度
      • 转换速度
  • 模数转换
    • 基本原理要实现模数转换 要经过取样-保持、量化、编码等过程
    • 取样保持：为了保证取样原始信号不失真，取样频率 脉冲的频率必须大于等于信号中最高频率的两倍
    • 量化：分为只舍不取；有取有舍两种方法
• 第七章 半导体存储器
  • 半导体是由地址译码器，存储矩阵和输出控制电路等部分组成的。
  • 概述
    • 结构
      • 存储矩阵
      • 地址译码器： 由 i 条输入地址线的译码器，最多可以有 2^i 条字线， 为2^i 个字提供地址码 矩阵译码：若地址线数为 i 偶数，则译码线数为2*2^1/2
      • 输出控制电路：WE￢信号 可以控制数据“读”还是“写” CS￢片选信号
    • 分类
      • 只读存储器ROM
        • 固定ROM，可编程P ROM 光可擦除EP ROM，电可擦除EEP ROM，快闪
        • 正常工作时，只能读取，不能修改或写入
      • 随机存储器RAM
        • 正常工作中数据可以写入也可以读出， 但断电丢失数据
        • 静态随机存储器SRAM，动态随机存储器DRAM
  • 随机存储器
• 第三章门电路
  • 常见门电路
    • OC门 集电极开路门
      • OC门工作在开态时，输出低电平 工作在关态时，输出呈高阻态 输出端外加电阻和电源可以输出高点平，并具有与非功能
      • 用途 驱动不同的负载 实现电平转换 实现线与（把若干个OC门输出线连接在一起，具有“与”功能
    • 三态输出门
      • 简称TS门，在普通门基础上，增加控制输入端和控制电路 控制信号EN=0 时，门电路禁止工作，输出高阻态， EN（使能信号）=1 时，电路具有正常的与非功能，即（A·B）￢ 在EN控制下，输出三种状态，高低电平+高阻态
      • 三态门可以实现总线结构 任何时间内，最多只有一个门工作，其他门被禁止，输出高阻态 控制使能端，轮流使各个门有效，实现总线
      • 总线：在数字系统中，为了减少输出连线，经常需要在一条线上分时传输 若干门电路的输出信号，这种输出线称为总线
    • TTL与非门多余输入端的处理
      • 将多余输入端接正电源或逻辑高电平
      • 将多余输入端与有用输入端并接
      • 将多余输入端悬空，即不接任何信号
• 第二章逻辑代数 和VHDL基础
  • 逻辑代数的运算法则
    • 代入定理
    • 对偶定理
      • 乘号加号互换，0 1互换
    • 反演定理（求反函数
      • 对偶定理基础上， 原变量与反变量互换
    • 以及化简常用公式 反演律（德摩根定律）： A·B 的非 = A￢+B￢ A+B的￢ = A￢·B￢ A+A￢·B=A+B A·B+A￢·C+B·C=A·B+A￢·C
  • 逻辑函数表达式
    • 常用表达式： 与或式，与非与非式（与或式两次取反+地摩根定律） 或与式，或非或非式（或与式两次取反+地摩根定律） 与或非式
    • 标准表达式 最小项：乘积项，n个变量每个变量出现一次 性质：变量的任何取值下必有一个最小项，有且仅有一个最小项的值为1 全体最小项之和为1，任意两个最小项乘积为0 最大项：和项，每个变量出现一次 性质：有且仅有一个最大项为0全体最大项乘积为0，任意两个最大项之和为1 最小项表达式：积之和表达式 最大项表达式：和之积表达式
  • VHDL基础
    • 特点：功能强大，覆盖面广，描述能力强，支持门级电路的描述，也支持寄存器存储器，总线等寄存器传输级电路的描述看，还支持以行为算法和结构的混合描述为对象的系统级电路的描述
    • 三种数据对象
      • 变量：Variable 变量名：数据类型[：=初始值] 目标变量名： = 表达式 立即赋值，没有延时
      • 信号：Signal 信号名：数据类型[:=初值] 目标信号名<=表达式 在结构体声明，赋值有时间延迟
      • 常量：constant 常量名：数据类型：= 初值
    • 四种端口方向
      • IN-输入；OUT-输出；INOUT-双向；BUFFER-具有读功能的输出
  • 基本逻辑 复合逻辑：
    • 与：A·B（下同，运算符号AND门电路符号&）或：A+B（OR；≥1）非：取反（NOT；圆圈）
    • 与非（A·B）￢（NAND；&+⚪）、或非（A+B）￢（NOR；≥1+⚪）
    • 与或非（A·B+C·D）￢（NOT（A AND B OR C AND D）;&&+≥1+⚪）
    • 异或（A⊕B=A·B￢+A￢·B）（XOR；=1） 同或（A⊙B=A￢·B￢+A·B）（NXOR；=）