导图社区 中央处理器CPU 思维导图
这是一篇关于中央处理器CPU的思维导图，主要从CPU的基本构成、指令周期等方面进行了延展和概述，需要的请收藏
计算机组成原理第二章 运算方法和运算器中，与运算有关的知识点梳理。计算机的运算模块包括无符号数的有符号数、数的定点表示和浮点表示、定点运算、浮点四则运算、算术逻辑单元。
这个思维导图整理了教学理论基础的相关内容，包括教学目标、教学方法、教学原则、课程理论与课程改革、教学叙述教学工作。
社区模板帮助中心，点此进入>>
互联网9大思维
组织架构-单商户商城webAPP 思维导图。
域控上线
python思维导图
css
CSS
计算机操作系统思维导图
计算机组成原理
IMX6UL(A7)
考试学情分析系统
控制模块
指令流水
如何提高机器速度
提高访存速度
高速芯片
Cache
多体并行
提高I/O和主机之间的传送速度
中断
DMA
通道
多总线
I/O处理器
提高运算器速度
改进算法
快速进位链
提高整机处理能力·
高速器件
改进系统结构，开发系统并行性
指令流水原理
指令的串行执行
指令的二级流水
指令的执行方式
顺序执行
指令按顺序执行，前一条指令执行完后才启动下一条指令
总耗时T0=nkt
重叠执行
指令并行执行，前一条指令的第一个阶段执行完后开始启动下一条指令
总耗时Tk=(k+n-1)t
时空图
流水线的分类
线性和非线性流水线
流水线的级别
处理机流水线
指令流水线
功能部件流水线
单功能和多功能流水线
单功能流水线
只完成一种固定功能的流水线
各功能段可以进行不同的连接，实现不同的功能
例：浮点加、定点乘
静态和动态流水线
静态
一种方式连接
当此种方式的所有任务流出后才能进行新的连接
动态
多种方式连接
当此种方式的所有任务还没完全流出就可以进行新的连接
条件：各个功能段不能冲突
流水线的性能分析
吞吐率TP
TP=n/Tk
Tk=k*Δt+(n-1)*Δt
Tk=(k+n-1)*Δt
加速比S
S=T0/Tk
T0=kn*Δt
效率E
E=T0/k*Tk
非线性流水线及调度
【预约表】：某个时间节拍使用某个功能段的对应表
【禁止向量】：一个周期内两任意两个X之间的距离
指令周期
指令周期基本概念
指令周期（取出并执行一条指令所需的全部时间）
每条指令的指令周期不同
间接寻址
中断周期
指令周期流程
完整的指令周期= 取指周期+ 间址周期+ 执行周期+ 中断周期
CPU 通过指令周期的不同阶段来判断访存时是指令和数据
CPU 响应中断的时间是一条指令执行结束时
指令周期的数据流
取指周期数据流
根据PC 的内容从主存中取出指令代码并存放在IR 中
1.PC —>MAR
2.1 –>R, 读信号
3.M(MAR) —>MDR
4.MDR —>IR
5.(PC+1) —>PC
间址周期数据流
取操作数的有效地址
1.Ad(IR) —>MAR
2.1 –>R
执行周期
不通指令的执行周期数据流不同
保存断点（PC ），一般用堆栈来保存（计算机中的堆栈是向低地址增加），SP 是堆栈指针，进栈操作SP-1
1.(SP)-1 –>SP,(SP)—>MAR
2.1—>W
3.(PC) —>MDR
4.MDR —>M(MAR)
5. 向量地址—>PC , 中断程序的入口地址送入PC
CPU 的基本结构
CPU 的功能
指令控制 操作控制 时间控制 处理中断 数据加工
控制器的功能
负责协调并控制计算器各部件的指令序列
取指令
分析指令
执行指令
运算器的功能
实现算术运算和逻辑运算
CPU结构框图
CPU与系统总线
系统总线
控制总线：向各个部件发送控制信号
地址总线：用地址信号指定其需要访问的部件，如存储器
数据总线：传送数据信息，数据总线是双向的可以写，也可以读。
CPU的内部结构
CPU的寄存器
可编程（用户可见）
通用寄存器
存放操作数、某种寻址方式的专用寄存器
数据寄存器
存放各种数据类型的操作数
两个寄存器拼接存放双倍字长数据
地址寄存器
存放地址
条件码寄存器
存放操作码
控制和状态寄存器
控制寄存器
PC——MAR——M——MDR——IR
MAR/MDR/IR不可见
PC可见
状态寄存器
存放条件码
PSW寄存器
存放程序状态字
举例
Z8000、8060、MC68000
控制单元CU和中断系统
CU产生全部指令的微操作命令序列
组合逻辑设计、微程序设计、硬连线逻辑、存储逻辑
中断系统
ALU
