组合逻辑电路

数字电路第三章组合逻辑电路，知识内容有组合逻辑电路分析、组合逻辑电路设计、译码器、数据选择器等，希望对你有所帮助！

组合逻辑电路

• 分析
• 设计
• MSI组合器件
  • 译码器
    • 把输入的二进制代码转换成对应的输出信号
    • 变量译码器
      • 二进制译码器
        • 74138译码器
          • 扩展
            • 两个38译码器组成4-16译码器
          • 应用
            • 地址译码
            • 逻辑函数
              • 3-8译码器构成全减器
              • 3-8译码器构成全加器
        • 当译码器处于工作状态时，每输入一个二进制代码将使对应的一个输出端为低电平（输出端为低电平有效时)，而其它输出端均为高电平。
      • 二-十进制译码器
  • 数据选择器MUX
    • 数据选择器是一种能从多路输入数据中选择一路数据输出的组合逻辑电路
    • 四选一数据选择器
    • 八选一数据选择器
    • 实现逻辑函数
      • l<=n
        • l是指函数的输入变量数，n是指选用的mux地址输入端数
        • l=n时
          • 只要将函数的输入变量A、B、C依次接到MUX的地址输入端，根据函数F所需要的最小项，确定MUX中Di的值（0或1）即可
        • l<n时
          • 高位地址输入端不用
      • l>n
        • 如果从L个输入变量中选择n个直接作为MUX的地址输入，那么，多余的（L-n）个变量就要反映到MUX的数据输入D端，即D是多余输入变量的函数，简称余函数
          • 余函数
            • 代数法
            • 降维卡诺图
              • 求解步骤
                • （1）画出函数F的K图；
                • （2）选择地址输入；
                • （3）在F的K图上确定余函数的范围（子K图）；
                • （4）求余函数；
                • （5）画出逻辑图。
    • 扩展
      • 两个四选一扩展为八选一
      • 两个八选一扩展为十六选一
      • 四选一扩展为十六选一