导图社区 微机原理思维导图
- 403
- 5
- 1
- 举报
微机原理思维导图
这是一个关于微机原理思维导图的思维导图，主要内容有第一章微型计算机概述、第二章8086微处理器、第三章汇编语言基础等。
提示: 本内容由社区用户上传并分享。平台不对内容的真实性、合法性、知识产权归属及是否侵害第三方权利进行事前审核或保证。本内容可能包含受版权保护的图片、字体或其他第三方素材，使用前请自行确认授权范围。
- 电气工程
- 工科
- 微机原理
- 相似推荐
- 大纲
微机原理与接口技术
第一章 微型计算机概述
硬件系统
主机系统
CPU
存储器
I/O口
总线
外设
输入设备
输出设备
软件系统
系统软件
应用软件
数制
十进制、二进制、十六进制的表示
不同数制之间的转换
码制
原码
补码
反码
编码
ASCII码
BCD码
压缩BCD码
非压缩BCD码
第二章 8086微处理器
8086基本结构
系统总线的分类
数据总线，地址总线，控制总线
寄存器结构
通用寄存器
数据寄存器：AX,BX,CX,DX
地址指针/变址指针：SI,DI,SP,BP
段寄存器
CS,DS,SS,ES
控制寄存器
IP,PSW
14个寄存器
引脚及其功能
地址/数据AD0～AD15，双向
地址/状态A19/S6～A16/S3，输出
控制
负责地址BHE/S7、ALE
数据允许和收发DEN、DT/R
负责读写RD、WR、M/IO
负责中断INTR、NMI、INTA
负责总线HOLD、HLDA
协调CLK、READY、TEST
模式选择MN/MX=5V
VCC、GND
内部组成
指令执行单元EU（AX，BX，CX，DX，SP，BP，SL，DI标志寄存器
总线接口单元BIU（CS，DS，SS，ES，IP）
最大/最小模式引脚
QS1 INTA*、QS0 ALE、S0 DEN*、S1 DT/R*、S2 M/IO*、LOCK* WR*、RQ*/GT1* HLDA、RQ*/GT0 HOLD
分体结构
1M字节储存空间
奇地址体系统总线高八位相连（AD15～AD8），体选信号BHE=0
偶地址体与系统总线低八位相连（AD7～AD0）体选信号：AD0=0
逻辑分段
逻辑地址
物理地址
时序
时钟周期：最小时间单位
总线周期：完成一个基本操作T=4t
指令周期：一条指令1—6个总线周期（4—24）t
第三章 汇编语言基础
常用指令助记符
MOV PUSH POP IN OUT （LEA LDS LES） ADD ADC INC SUB SBB DEC DEC CMP DAA MUL DIV AND OR NOT XOR TEST SHL/R SAL/R ROL/R RCL/R JMP JZ JNZ JC JNC JCXZ CALL RET CLC STC CLI STI NOP
汇编语言语句 ： 名称 ：操作助记符 操作数；注释
操作数存在形式： 数 MOV AL,20H 寄存器 MOV AL,BL 存储单元 MOV AL,[1000H]
伪指令：指示汇编过程，无对应机器码
例如：DB、DW、DD、END、JMP、START
段定义伪指令：DATA SEGMENT…ENDS
ASSUME伪指令：格式 ASSUME 段寄存器：段名[,段寄存器，…] 作用：指示汇编程序指令中用到的标号、过程及变量所在的段。
汇编结束伪指令 END
变量（数据）定义伪指令：格式 变量名 类型助记符 操作数[,操作数,…] 常见类型助记符 DB DW DD DQ DT
过程定义伪指令： 格式 过程名 PROC 类型（NEAR/FAR） … RET 过程名 ENDP
等值定义伪指令 EQU
程序结构
顺序机构程序 循环结构程序 分支结构程序 子程序机构程序
汇编语言一般结构
DATA ENDS CODE SEGMENT ASSUME CS:CODE,DS:DATA BGN: MOV AX,DATA MOV DS,AX … MOV AH, 4CH INT 21H CODE ENDS END BGN
汇编语言程序设计过程与执行过程 •输入汇编语言源程序→源文件.ASM •汇编（编译） →目标文件.OBJ •链接 →可执行文件.EXE •调试 →最终程序
第四章 程序设计汇编语言指令
简单指令
空指令操作：NOP（持续3个周期） 暂停指令：HIT 等待指令：WAIT 总线锁定：LOCK 换码指令：ESC
数据传送指令
通用传送指令：MOV，PUSH，POP，XCHG，XLAT
输入输出指令：IN AL，DX OUT DX，AX
目的地址传送指令：LEA，LDA，LES
标志传送指令：LAHF，SAHF，PUSHF，POPF除SAHF和POPF指令外，对标志没有影响
算术运算指令
加法指令：ADD，ADC（带进位加），INC（加一）
减法指令：SUB，SBB（带进位减），DEC（减一，用于软件延时）NEG（求补）CMP（比较，不破坏数）
乘除：MUL DIV （乘法只能是字节乘字节，或字乘字；除法为字除以字节，双字除以字，不满足扩展）
BCD码（十进制调整）运算指令
数据位操作指令
逻辑运算：AND OR NOT XOR TEST
移位指令
算术逻辑移位：SAL，SAR（算术右移），SHL（逻辑左移），SHR
循环移位：RCL/R带进位循环左/右移，ROL/R不带进位循环左/右移
标志位操作指令（无操作数）：CLC（清进位位），STC，CMC，CLD，STD，CLI，STI
转移指令：JMP（跳转指令，无条件转移），有条件转移 JCC JA JB JG…
流程图绘制常见错误：组件用错、流程转移线错误地画在框上，应该画在流程线上、判断框问题（应该为一入两出）、无判断就分支、主程序应该是有始无终，而非闭环，子程序未闭环，应该有始有终
第六章 存储器设计
主要参数
存储器容量
速度
平均无故障时间（可靠性）
分类（按使用功能分）
RAM 随机存取存储器，可读，易失
SRAM静态：容量小，速度快，成本高，功耗大
DRAM动态：与SRAM相反
ROM 只读，非易失
掩膜ROM
可编程PROM
EPROM紫外线擦除可编程
EEPROM电擦可编程
快速电擦写存储器Flash Memory
内部结构：
存储体
地址译码电路
片段和读写控制逻辑
译码方式
全地址译码：充分不必要（20条地址线全用，地址不重复）
部分译码：部分参与，灵活
线选译码：必要不充分（地址重复）
存储芯片与CPU的配合：带负载能力和存取速度时序配合 设计要求：功耗小，占用空间小，成本低，故障少
第十章 并行接口芯片8255A应用设计
并行通信
将数据的各位同时在多根并行传输线上进行传输。短距离高速通信
缺点：远距离传送成本要求高
引脚功能和引脚
与系统相连
端口线
其他引脚
内部结构
A，B，C口
A，B组
3种工作方式
方式0：基本输入/输出
方式1：选通输入/输出方式
方式2：双向传送方式
两个控制字
方式控制字：用于决定各端口的工作方式
D7：特征位为1
D6D5：A口方式
00方式0
01方式1
1X方式2
D4：A口选择
1输入
0输出
D3：C口上半部1/0 输入/出
D2：B口方式 0 方式0 1 方式1
D1：B口选择：1输入0输出
D0：C口下半部1输入0输出
置位/复位控制字：控制端口C的各个位置/复位 特征位位0
D7XXXD3D2D1D0 D3～D1位选择 D0位控制1置位，0复位
应用
键盘接口
LED显示器
第九章 定时器计数器8253A应用设计
概述
定时/计数器其实质都是计数器
数脉冲个数，不等周期→计数器
数脉冲个数，等周期→定时器T=n•t
计数器的三个引脚
CLK时钟输入信号
GATE门控输入信号
OUT计数器输出信号
6种工作方式
方式0：计数结束中断
方式2：分频器
缺：不能推动后续发光发声设备
方式3：方波发生器
等周期亮灭，可推动后续发光发声设备
方式1：可重复触发的单稳态触发器
方式4：软件触发选通信号发生器
方式5：硬件触发的选通信号发生器
编程方式：写入控制字 D7D6 / D5D4/ D3D2D1/D0
计数器D7D6
00计数器0定时计数
01计数器1定时刷新
10计数器2（方式3）
11无效
读写格式D5D4
00计数器锁存命令
01只读写低字节
10只读写高字节
11先读写低字节 后读写高字节
工作方式D3D2D1
000方式0
001方式1
010方式2
011方式3
100方式4
101方式5
数制D0
0二进制
1十进制（BCD）
写入计数值
读取计数值
计数初值
第八章 中断
概念
中断
在CPU正常运行程序是由于内部或外部某个非预料事件的发生，是CPU暂停正在运行的程序，而转去执行处理引起中断事件的程序，然后再返回被中断了的程序，继续执行这个过程就是中断。
中断源
外设的请求、硬件故障信号、软件中断，INT中断指令或CPU运算产生的某些错误。中断源产生的中断和中断服务程序都具有随机性
内中断（软中断）
外中断
可屏蔽中断INTR
不可屏蔽中断NMI
中断优先级
每个中断源指定一个优先级称为中断优先权。多个中断源，同时发出中断请求时CPU按照中断优先权的高低顺序，依次响应。
内中断（除零，INT指令，断点，INTO指令） 非屏蔽中断 不可屏蔽中断 内中断（单步运行）
断点和中断现场
断点：指CPU执行的现行程序被中断时的下一条指令的地址。中断现场：是指CPU转去执行中断服务程序前的运行状态，包括CPU内部各寄存器、断点地址等。
中断处理过程
CPU响应中断条件
在现行指令周期内无总线请求
中断允许标志IF=1
现行指令执行完毕
中断响应过程
a.知断点 b.去哪儿（中断服务入口） c.借用容器 d.干活 e.还容器（恢复现场） f.回去
可编程中断控制器8259A（专用接口）
编程结构
9个可读写寄存器：4个初始化命令寄存器ICW1～4；3个操作命令寄存器OCW1～3运行化；当前中断服务寄存器ISR置1；IRR中断申请寄存器
工作过程
处理外设中断申请，决定是否向CPU发中断申请信号
若发出中断申请信号，且CPU响应，则在CPU中断响应周期送出中断类型号
工作方式
设置优先权方式
优先权固定方式
优先权循环方式
结束中断处理方式
自动中断结束方式
非自动介绍中断结束
屏蔽中断源方式
普通屏蔽方式
特殊屏蔽方式
中断触发方式
边沿触发方式
电平触发触发方式
数据线连接方式
缓冲方式
非缓冲方式
初始化命令字和操作命令字
第七章 输入输出接口
需要I/O口的理由： 4个“不一致”：电平、时序、编码、（运行）速度
内部结构
数据寄存器（数据信息） 如：开关量、脉冲量、数据量、模拟量
状态寄存器（状态信息）
控制寄存器（控制信息）
接口
接口芯片分类
通用接口芯片
专用接口芯片
可编程性
端口
编址
独立编址
统一编址
端口地址=芯片地址（高位地址）+片内地址
I/O寻址方式
数据交换方式
IN指令
OUT指令
I/O地址译码及译码电路
数据传送的控制方式
无条件传送
立即传送，同步传送，适用于简单设备
查询传送（CPU主动）
工作可靠，逻辑简单，传送效率低
中断传送（外设主动）
效率高
DMA传送方式（直接存储器存取DMA）
适合大量、快速数据传送，传送速度最高
数/模（D/A）转换器接口技术
转换原理
D/A转换主要参数
分辩率：与D/A二进制位有关
转换精度
输出范围
建立时间
转换位数
DAC0832（8位并行双缓冲电流型D/A转换器）
数字接口
8位数字输入端（DI0～DI17）
输入寄存器第一级锁存的控制端 （ILE、CS*、WR1*）
DAC寄存器（第2级锁存）的控制端 （XFER*、WR2*）
工作方式
直通方式
单缓冲方式
双缓冲方式
模拟接口
D/A用途： 工业控制、信号发生器、驱动发声设备
模/数转换器芯片（ADC）及其接口技术
采样（多采求平均）
模采
数采
A/D转换参数
分辨率
速度：转换时间 10us，转换率KHZ，MHZ
精度：非客观指标
原则方法
逐次逼近式
双积分式
V/F电压频率转换式
ADC0809（8通道输入八位字长逐次逼近式A/D转换器）
引脚功能
转换公式：
微型计算机组成三要素
CPU
存储器
I/O口
微机原理与接口技术
第一章 微型计算机概述
硬件系统
主机系统
CPU
存储器
I/O口
总线
外设
输入设备
输出设备
软件系统
系统软件
应用软件
数制
十进制、二进制、十六进制的表示
不同数制之间的转换
码制
原码
补码
反码
编码
ASCII码
BCD码
压缩BCD码
非压缩BCD码
第二章 8086微处理器
8086基本结构
系统总线的分类
数据总线，地址总线，控制总线
寄存器结构
通用寄存器
数据寄存器：AX,BX,CX,DX
地址指针/变址指针：SI,DI,SP,BP
段寄存器
CS,DS,SS,ES
控制寄存器
IP,PSW
14个寄存器
引脚及其功能
地址/数据AD0～AD15，双向
地址/状态A19/S6～A16/S3，输出
控制
负责地址BHE/S7、ALE
数据允许和收发DEN、DT/R
负责读写RD、WR、M/IO
负责中断INTR、NMI、INTA
负责总线HOLD、HLDA
协调CLK、READY、TEST
模式选择MN/MX=5V
VCC、GND
内部组成
指令执行单元EU（AX，BX，CX，DX，SP，BP，SL，DI标志寄存器
总线接口单元BIU（CS，DS，SS，ES，IP）
最大/最小模式引脚
QS1 INTA*、QS0 ALE、S0 DEN*、S1 DT/R*、S2 M/IO*、LOCK* WR*、RQ*/GT1* HLDA、RQ*/GT0 HOLD
分体结构
1M字节储存空间
奇地址体系统总线高八位相连（AD15～AD8），体选信号BHE=0
偶地址体与系统总线低八位相连（AD7～AD0）体选信号：AD0=0
逻辑分段
逻辑地址
物理地址
时序
时钟周期：最小时间单位
总线周期：完成一个基本操作T=4t
指令周期：一条指令1—6个总线周期（4—24）t
第三章 汇编语言基础
常用指令助记符
MOV PUSH POP IN OUT （LEA LDS LES） ADD ADC INC SUB SBB DEC DEC CMP DAA MUL DIV AND OR NOT XOR TEST SHL/R SAL/R ROL/R RCL/R JMP JZ JNZ JC JNC JCXZ CALL RET CLC STC CLI STI NOP
汇编语言语句 ： 名称 ：操作助记符 操作数；注释
操作数存在形式： 数 MOV AL,20H 寄存器 MOV AL,BL 存储单元 MOV AL,[1000H]
伪指令：指示汇编过程，无对应机器码
例如：DB、DW、DD、END、JMP、START
段定义伪指令：DATA SEGMENT…ENDS
ASSUME伪指令：格式 ASSUME 段寄存器：段名[,段寄存器，…] 作用：指示汇编程序指令中用到的标号、过程及变量所在的段。
汇编结束伪指令 END
变量（数据）定义伪指令：格式 变量名 类型助记符 操作数[,操作数,…] 常见类型助记符 DB DW DD DQ DT
过程定义伪指令： 格式 过程名 PROC 类型（NEAR/FAR） … RET 过程名 ENDP
等值定义伪指令 EQU
程序结构
顺序机构程序 循环结构程序 分支结构程序 子程序机构程序
汇编语言一般结构
DATA ENDS CODE SEGMENT ASSUME CS:CODE,DS:DATA BGN: MOV AX,DATA MOV DS,AX … MOV AH, 4CH INT 21H CODE ENDS END BGN
汇编语言程序设计过程与执行过程 •输入汇编语言源程序→源文件.ASM •汇编（编译） →目标文件.OBJ •链接 →可执行文件.EXE •调试 →最终程序
第四章 程序设计汇编语言指令
简单指令
空指令操作：NOP（持续3个周期） 暂停指令：HIT 等待指令：WAIT 总线锁定：LOCK 换码指令：ESC
数据传送指令
通用传送指令：MOV，PUSH，POP，XCHG，XLAT
输入输出指令：IN AL，DX OUT DX，AX
目的地址传送指令：LEA，LDA，LES
标志传送指令：LAHF，SAHF，PUSHF，POPF除SAHF和POPF指令外，对标志没有影响
算术运算指令
加法指令：ADD，ADC（带进位加），INC（加一）
减法指令：SUB，SBB（带进位减），DEC（减一，用于软件延时）NEG（求补）CMP（比较，不破坏数）
乘除：MUL DIV （乘法只能是字节乘字节，或字乘字；除法为字除以字节，双字除以字，不满足扩展）
BCD码（十进制调整）运算指令
数据位操作指令
逻辑运算：AND OR NOT XOR TEST
移位指令
算术逻辑移位：SAL，SAR（算术右移），SHL（逻辑左移），SHR
循环移位：RCL/R带进位循环左/右移，ROL/R不带进位循环左/右移
标志位操作指令（无操作数）：CLC（清进位位），STC，CMC，CLD，STD，CLI，STI
转移指令：JMP（跳转指令，无条件转移），有条件转移 JCC JA JB JG…
流程图绘制常见错误：组件用错、流程转移线错误地画在框上，应该画在流程线上、判断框问题（应该为一入两出）、无判断就分支、主程序应该是有始无终，而非闭环，子程序未闭环，应该有始有终
第六章 存储器设计
主要参数
存储器容量
速度
平均无故障时间（可靠性）
分类（按使用功能分）
RAM 随机存取存储器，可读，易失
SRAM静态：容量小，速度快，成本高，功耗大
DRAM动态：与SRAM相反
ROM 只读，非易失
掩膜ROM
可编程PROM
EPROM紫外线擦除可编程
EEPROM电擦可编程
快速电擦写存储器Flash Memory
内部结构：
存储体
地址译码电路
片段和读写控制逻辑
译码方式
全地址译码：充分不必要（20条地址线全用，地址不重复）
部分译码：部分参与，灵活
线选译码：必要不充分（地址重复）
存储芯片与CPU的配合：带负载能力和存取速度时序配合 设计要求：功耗小，占用空间小，成本低，故障少
第十章 并行接口芯片8255A应用设计
并行通信
将数据的各位同时在多根并行传输线上进行传输。短距离高速通信
缺点：远距离传送成本要求高
引脚功能和引脚
与系统相连
端口线
其他引脚
内部结构
A，B，C口
A，B组
3种工作方式
方式0：基本输入/输出
方式1：选通输入/输出方式
方式2：双向传送方式
两个控制字
方式控制字：用于决定各端口的工作方式
D7：特征位为1
D6D5：A口方式
00方式0
01方式1
1X方式2
D4：A口选择
1输入
0输出
D3：C口上半部1/0 输入/出
D2：B口方式 0 方式0 1 方式1
D1：B口选择：1输入0输出
D0：C口下半部1输入0输出
置位/复位控制字：控制端口C的各个位置/复位 特征位位0
D7XXXD3D2D1D0 D3～D1位选择 D0位控制1置位，0复位
应用
键盘接口
LED显示器
第九章 定时器计数器8253A应用设计
概述
定时/计数器其实质都是计数器
数脉冲个数，不等周期→计数器
数脉冲个数，等周期→定时器T=n•t
计数器的三个引脚
CLK时钟输入信号
GATE门控输入信号
OUT计数器输出信号
6种工作方式
方式0：计数结束中断
方式2：分频器
缺：不能推动后续发光发声设备
方式3：方波发生器
等周期亮灭，可推动后续发光发声设备
方式1：可重复触发的单稳态触发器
方式4：软件触发选通信号发生器
方式5：硬件触发的选通信号发生器
编程方式：写入控制字 D7D6 / D5D4/ D3D2D1/D0
计数器D7D6
00计数器0定时计数
01计数器1定时刷新
10计数器2（方式3）
11无效
读写格式D5D4
00计数器锁存命令
01只读写低字节
10只读写高字节
11先读写低字节 后读写高字节
工作方式D3D2D1
000方式0
001方式1
010方式2
011方式3
100方式4
101方式5
数制D0
0二进制
1十进制（BCD）
写入计数值
读取计数值
计数初值
第八章 中断
概念
中断
在CPU正常运行程序是由于内部或外部某个非预料事件的发生，是CPU暂停正在运行的程序，而转去执行处理引起中断事件的程序，然后再返回被中断了的程序，继续执行这个过程就是中断。
中断源
外设的请求、硬件故障信号、软件中断，INT中断指令或CPU运算产生的某些错误。中断源产生的中断和中断服务程序都具有随机性
内中断（软中断）
外中断
可屏蔽中断INTR
不可屏蔽中断NMI
中断优先级
每个中断源指定一个优先级称为中断优先权。多个中断源，同时发出中断请求时CPU按照中断优先权的高低顺序，依次响应。
内中断（除零，INT指令，断点，INTO指令） 非屏蔽中断 不可屏蔽中断 内中断（单步运行）
断点和中断现场
断点：指CPU执行的现行程序被中断时的下一条指令的地址。中断现场：是指CPU转去执行中断服务程序前的运行状态，包括CPU内部各寄存器、断点地址等。
中断处理过程
CPU响应中断条件
在现行指令周期内无总线请求
中断允许标志IF=1
现行指令执行完毕
中断响应过程
a.知断点 b.去哪儿（中断服务入口） c.借用容器 d.干活 e.还容器（恢复现场） f.回去
可编程中断控制器8259A（专用接口）
编程结构
9个可读写寄存器：4个初始化命令寄存器ICW1～4；3个操作命令寄存器OCW1～3运行化；当前中断服务寄存器ISR置1；IRR中断申请寄存器
工作过程
处理外设中断申请，决定是否向CPU发中断申请信号
若发出中断申请信号，且CPU响应，则在CPU中断响应周期送出中断类型号
工作方式
设置优先权方式
优先权固定方式
优先权循环方式
结束中断处理方式
自动中断结束方式
非自动介绍中断结束
屏蔽中断源方式
普通屏蔽方式
特殊屏蔽方式
中断触发方式
边沿触发方式
电平触发触发方式
数据线连接方式
缓冲方式
非缓冲方式
初始化命令字和操作命令字
第七章 输入输出接口
需要I/O口的理由： 4个“不一致”：电平、时序、编码、（运行）速度
内部结构
数据寄存器（数据信息） 如：开关量、脉冲量、数据量、模拟量
状态寄存器（状态信息）
控制寄存器（控制信息）
接口
接口芯片分类
通用接口芯片
专用接口芯片
可编程性
端口
编址
独立编址
统一编址
端口地址=芯片地址（高位地址）+片内地址
I/O寻址方式
数据交换方式
IN指令
OUT指令
I/O地址译码及译码电路
数据传送的控制方式
无条件传送
立即传送，同步传送，适用于简单设备
查询传送（CPU主动）
工作可靠，逻辑简单，传送效率低
中断传送（外设主动）
效率高
DMA传送方式（直接存储器存取DMA）
适合大量、快速数据传送，传送速度最高
数/模（D/A）转换器接口技术
转换原理
D/A转换主要参数
分辩率：与D/A二进制位有关
转换精度
输出范围
建立时间
转换位数
DAC0832（8位并行双缓冲电流型D/A转换器）
数字接口
8位数字输入端（DI0～DI17）
输入寄存器第一级锁存的控制端 （ILE、CS*、WR1*）
DAC寄存器（第2级锁存）的控制端 （XFER*、WR2*）
工作方式
直通方式
单缓冲方式
双缓冲方式
模拟接口
D/A用途： 工业控制、信号发生器、驱动发声设备
模/数转换器芯片（ADC）及其接口技术
采样（多采求平均）
模采
数采
A/D转换参数
分辨率
速度：转换时间 10us，转换率KHZ，MHZ
精度：非客观指标
原则方法
逐次逼近式
双积分式
V/F电压频率转换式
ADC0809（8通道输入八位字长逐次逼近式A/D转换器）
引脚功能
转换公式：
微型计算机组成三要素
CPU
存储器
I/O口