时序逻辑电路

《数字逻辑》课程笔记分享给你！本思维导图主要归纳了时序逻辑电路的知识要点，涉及同步时序分析、同步时序设计、状态基、异步时钟设计、异步时钟分析五个部分，使你了解时序逻辑电路的原理和设计方法，为下一步动手实践打下理论基础！

时序逻辑电路

• 同步时序分析
  • 锁存器
    • SR锁存器
    • D锁存器
  • 触发器
    • 分主从结构触发器和边沿触发器
    • D Flip-Flop
      • Q*=D
    • SR Flip-Flop
      • Q* = S+ R’·Q S·R=0 （约束条件）
    • T Flip-Flop
      • Q* = T·Q’ + T’·
    • J-K Flip-Flop
      • Q* = J·Q’ + K’
• 同步时序设计
  • 分析的逆过程
• 状态基
  • mealy
    • 输出与输入还有现在的状态有关
  • moore
    • 输出只与当前状态有关
• 异步时钟设计
  • 计数器
    • 同步二进制加法器
    • 行波计数器
• 异步时钟分析
  • 同步与异步的区别
    • 对于时序逻辑电路，最关键的问题是时钟脉冲和触发器，每一个触发器工作时都需要时钟脉冲信号。因此，当所有触发器用同一个时钟脉冲信号时，就叫同步时序逻辑电路。而当每一个触发器各用不同的时钟信号时，就叫异步时序逻辑电路。
• 步骤
  • 状态图
  • 功能表
  • 逻辑器件
  • 真值表
  • 特征方程
  • 波形图
• 激励方程/驱动方程
  • 输出方程
    • 转移方程
• 偏离状态回不到主循环的话就是非自启动（无效状态可以转化到其他状态就可以自启动）