门电路与组合逻辑电路

电工学第七版第20章思维导图，介绍了门电路、逻辑电路和化简、组合逻辑电路的分析和设计、加法器、编码器、泽码器的知识。

门电路与组合逻辑电路

• 门电路
  • 基本概念关系
    • 与门
    • 或门
    • 非门
  • 基本逻辑门电路的组合
    • 与非门电路
    • 或非门电路
  • TTL门电路
    • 主要参数
      • 输出高电平电压和输出低电平电压
      • 扇出系数
      • 平均传输延迟时间
• 逻辑电路和化简
  • 逻辑代数：按一定逻辑规律进行运算的代数。
  • 基本运算
    • 逻辑乘（“与”运算） 逻辑加（“或”运算) 求 反（“非”运算）
  • 基本运算法则和运算规律
  • 逻辑式化简
    • 运用逻辑代数法则化简
      • 并列法
      • 配项法
      • 吸收法
      • 销项法
      • 消因子法
      • 加项法
    • 卡诺图进行化简
      • 逻辑函数写成最小项之和，在卡诺图上对应位置写1，0
      • 任何一个逻辑函数都等于它的卡诺图 中填1的 那些最小项之和。
      • ① 将取值为“1”的相邻小方格圈成矩形，相邻小方格包括最上行与最下行及最左列与最右列同列或同行两端的两个小方格。② 所圈取值为“1”的相邻小方格的个数应为2"个 圈的个数应最少，圈内小方格个数应尽可能多。 4每圈一个新的圈时，必须包含至少一个从未圈过的最小项。 ⑤每一个取值为“1”的小方格可被圈多次。 ⑥相邻的两项可合并为一项，并消去一个因子； 7化简后的逻辑式是各化简项的逻辑和。
• 组合逻辑电路的分析和设计
  • 分析步骤
    • 逻辑图
    • 逻辑式
    • 逻辑代数化简
    • 逻辑状态表
    • 分析逻辑功能
  • 设计步骤
    • 逻辑要求
    • 逻辑状态表
    • 逻辑式
    • 逻辑代数化简
    • 逻辑图
• 加法器
  • 半加器
    • 逻辑状态表
  • 全加器
    • 逻辑状态表
      • 子主题
• 编码器
  • 用数字或某种文字和符号来表示某一对象或信号的过程。
  • 确定二进制代码的位数
  • 列编码表
  • 由编码表写出逻辑关系式
  • 由逻辑式画出逻辑图
• 泽码器
  • 译码是将二进制代码按其编码时的原意译成对应的信号或十进制数码。
  • 二进制泽码器
  • 二-十进制显示泽码器