导图社区 《数字电子技术》思维导图
数字电子技术全知识点分布，下图内容包括：布尔代数和逻辑函数化简、组合逻辑电路、触发器、时序逻辑电路等。
社区模板帮助中心，点此进入>>
英语词性
互联网9大思维
组织架构-单商户商城webAPP 思维导图。
法理
刑法总则
【华政插班生】文学常识-先秦
【华政插班生】文学常识-秦汉
文学常识：魏晋南北朝
【华政插班生】文学常识-隋唐五代
民法分论
数字电子技术
1. 数制与编码
数制的转换
编码
2. 基本逻辑运算
基本逻辑运算
与
或
非
复合逻辑
与非
或非
与或非
异或
同或
3. 布尔代数和逻辑函数化简
基本公式  
逻辑代数的代数法化简
原则： （1）逻辑电路所用的门最少； （2）各个门的输入端要少； （3）逻辑电路所用的级数要少； （4）逻辑电路能可靠的工作。
卡诺图化简
合并规律： （1）2n（次方）个相邻项组成方形合并，并消去n个取值不同的变量，保留相同变量； （2）标注为“1”的写原变量，标注为“0”的写反变量。
4. 组合逻辑电路
分析和设计
常用逻辑部件的原理和应用
半加器和全加器
半加器
真值表

表达式
逻辑图
全加器
应用
用全加器构成二进制减法器
用全加器完成二进制乘法功能
原理 
编码器和译码器
编码器
把0,1,2,……，7这八个数编成二进制代码。
三位二进制编码表 
二进制代码的逻辑表达式 
三位二进制编码器 
优先编码器
优先编码器的功能表 
译码器
二进制译码器
译码表 
译码矩阵 
译码函数  
逻辑电路 
十进制译码器
译码函数 
用译码器设计一个一位二进制数的全加器
根据全加器真值表可得： 
用3-8译码器组成的全加器 
用4-10译码器（8421BCD码译码器）实现单“1”检测电路
单“1”检测的函数式是： 
单“1”检测电路 
集成译码器
74LS138（3-8译码器）
功能表 
扩展：3-8译码器扩大为4-16译码器 
数字显示译码驱动电路
七段显示译码器真值表 
各段最简表达式  
数据选择器和多路分配器
数据选择器
逻辑表达式 
将四选一数据选择器扩为八选一数据选择器 
用四选一数据选择器实现二变量异或表达式 二变量异或表达式：  四选一数据选择器功能表：  对照可知：  所以： 
多路分配器
数字比较器
一位数字比较器
真值表 
逻辑图 
集成数字比较器
四位数字比较器74LS85引脚图 
74LS85比较器功能表 
功能扩展
串联方式扩展 
并联方式扩展 
5. 触发器
基本性质： （1）具有两个稳定的状态，分别用二进制数码的“1”和“0”表示。 （2）由一个稳态到另一个稳态，必须有外界信号的触发；否则，它将长期稳定在某个状态，即长期保持所记忆的信息。 （3）具有两个输出端：源码输出Q和反码输出Q（非）。
状态表
米里型
莫尔型
状态图
基本触发器
基本RS触发器
功能描述
特征方程
钟控RS触发器
D触发器
T触发器
JK触发器
6. 时序逻辑电路
分析
（1）看清电路； （2）写出方程； （3）列出状态真值表； （4）作出状态转换图： （5）进行功能描述。
同步
异步
计数器
2n进制同步加法（减法）计数器
2n进制异步加法（减法）计数器
集成计数器
异步集成计数器74LS90
惯用符号
功能表
应用举例
用74LS90组成七进制计数器
同步集成计数器74LS161
用74LS161的同步预置端构成十进制计数器
十进制可逆集成计数器74LS192
用74LS192实现模6加法计数器。
二进制可逆集成计数器74LS169
用74LS169实现模6加法计数器。
寄存器
锁存器
基本寄存器
74LS175
移位寄存器
移位寄存器工作原理
左移
 
右移
双向
中规模集成移位寄存器74LS194
串行转换为并行
七位串入——并出状态表 
并行转换为串行
七位并入——串出状态表 
组成移位型计数器
设计模10移位型计数器
四位移位寄存器全状态图 
状态迁移关系 
用八选一多路选择器实现。选择地址变量为Q0Q2Q3=A2A1A0，确定Di。 
序列信号发生器
移位型
设计一个产生101011001的序列信号产生电路。
迁移
用“四选一数据选择器”
选用Q2Q3为地址A1A0，确定出数据输出端Di。 
产生序列信号
选用Q0Q1为地址A1A0，确定出数据输出端Di： 
用“译码器”
根据下表写出四变量的最小项式：  
计数型
用74LS1设计一个与序列信号长度（9）相等的进制计数器。 
选用组合电路实现序列信号
选用“数据选择器”
选用QDQC为地址A1A0，求出Dn： 
选用“译码器”
选用QCQBQA为地址A2A1A0，根据状态表有：  
7. 数/模和模/数转换
DAC
ADC
