数字电子技术基础(时序逻辑电路)

《数字电子技术基础简明教程》清华大学.余孟尝.第四版(第六章时序逻辑电路)，介绍详细、描述全面、希望能对感兴趣的小伙伴学习提供帮助。

数字电子技术基础

• 第六章 时序逻辑电路
  • 概述
    • 数字电路分为两大类
      • 组合逻辑电路：基本单元为门电路
      • 时序逻辑电路：基本单元为触发器
    • 时序逻辑电路的特点
      • 定义：任何时刻电路的输出，不仅和该时刻的输入信号有关，而且还取决于电路原来的状态
      • 示意图：
      • 电路特点
        • 1 与时间因素（CP）有关
        • 2 含有记忆性的元件（触发器）
    • 时序逻辑电路功能表示方法
      • 逻辑表达式
        • 输出方程：时序电路各个输出信号的逻辑表达式
        • 驱动方程：各个触发器同步输入信号的逻辑表达式
        • 状态方程：
      • 状态表、卡诺图、状态图、时序图
    • 时序逻辑电路的分类
      • 按逻辑功能划分
        • 计数器
        • 寄存器
        • 移位寄存器
        • 读/写存储器
        • 顺序脉冲发生器
      • 按时钟控制方式划分
        • 同步时序电路：触发器共用一个时钟CP，要更新状态的触发器同时翻转
        • 异步时序电路：电路中所有触发器没有共用一个时钟CP
      • 按输出信号的特性划分
        • 穆尔(Moore)型：
        • 米利(Mealy)型：
  • 6.1 时序逻辑电路的基本分析和设计方法
    • 分析方法
      • 分析步骤：
      • 分析举例：P247例题6.1.1
      • 基本概念
        • 有效状态：在时序电路中，凡是被利用了的状态，都叫做有效状态
        • 无效状态：在时序电路中，凡是未利用的状态，都叫做无效状态
        • 有效循环：在时序电路中，凡是有效状态形成的循环，都称为有效循环
        • 无效循环：如果无效状态形成了循环，那么这种循环就称为无效循环
        • 能自启动：在时序电路中，虽然存在无效状态，但它们没有形成循环，这样的时序电路叫做能够自启动的时序电路
        • 不能自启动：在时序电路中，存在无效状态，而且它们之间形成了循环，这样的时序电路叫做不能自启动的时序电路
    • 设计方法
      • 设计步骤
        • 1 进行逻辑抽象，建立原始状态图
        • 2 进行状态化简，求最简状态图
        • 3 用二进制进行编码并画出编码后的状态图
          • 确定二进制代码的位数：
        • 4 选定触发器类型并求出时钟方程、输出方程、状态方程以及驱动方程
        • 5 画出逻辑图
        • 6 检查设计的电路能否自启动
      • 设计举例：P251例题6.1.2
  • 6.2 计数器
    • 概述
      • 计数器的定义：在数字电路中，把记忆输入CP脉冲个数的操作叫做计数，能实现计数操作的电子电路称为计数器。
      • 计数器的应用：分频、定时、产生节拍脉冲和脉冲序列、进行数字运算等
      • 计数器的特点
        • ①一般为Moore型时序电路
        • ②主要组成单元为时钟触发器
      • 计数器的分类
        • 按数制分类
          • 二进制计数器
          • 十进制计数器
          • N进制计数器
        • 按计数方式分类
          • 加法计数器
          • 减法计数器
          • 可逆计数器
        • 按时钟控制分类
          • 同步计数器
          • 异步计数器
        • 按开关元件分类
          • CMOS计数器
          • TTL计数器
    • 二进制计数器
      • 二进制同步计数器
        • 电路的有效状态数M：计数器能够记忆输入脉冲的数目
          • 3位二进制同步加法计数器：
          • 4位二进制同步加法计数器：
          • n位二进制同步加法计数器：
        • 3位二进制同步加法计数器
          • 计数规律：
          • 串行进位：
          • 并行进位：
        • 3位二进制同步减法计数器
          • 计数规律：
          • 串行进位：
        • 集成二进制同步加法计数器
          • 74LS161
            • 逻辑功能示意图：
            • 功能表：
            • 异步清零：
          • 74LS163
            • 逻辑功能示意图：同74LS161
            • 功能表：
      • 二进制异步计数器
        • 3位二进制异步加法计数器
          • 状态图：
          • 并行进位：
        • 集成二进制异步计数器
          • 二-八-十六进制计数器：74197、74LS197
            • 逻辑功能示意图：
            • 功能表：
    • 十进制计数器（8421BCD码）
      • 十进制同步计数器
        • 十进制同步加法计数器
          • 状态图：
        • 十进制同步减法计数器
          • 状态图：
        • 集成十进制同步加法计数器
          • 74LS160
            • 逻辑功能示意图：
            • 功能表：
          • 74162、74S162、74LS162
            • 逻辑功能示意图：同74LS160
            • 功能表：
      • 十进制异步计数器
        • 集成十进制异步计数器：74LS290
    • N进制计数器
      • 用同步清零端或置数端归零获得N进制计数器的方法
        • 主要步骤
        • 应用举例：P289例题6.2.1
      • 用异步清零端或置数端归零获得N进制计数器的方法
        • 主要步骤
        • 应用举例：P290例题6.2.2
      • 计数器容量的扩展
        • 集成计数器一般都设置有级联用的输入端和输出端，只要正确的把它们连接起来，便可得到容量更大的计数器。