《数字电子技术基础简明教程》余孟尝

《数字电子技术基础简明教程》清华大学.余孟尝.第四版(包括逻辑代数基础、门电路、组合逻辑电路、触发器、时序逻辑电路)等，与教材和课程紧密相关，帮助学生巩固和加深对所学知识的理解与掌握。有需要的朋友赶紧收藏吧！

数字电子技术基础

• 第一章 逻辑代数基础
  • 概述
    • 数字电路及其特点
      • 定义
        • 数字电路就是用于传输和处理数字信号的电子电路，它主要研究输出与输入信号之间的因果关系，一般称为逻辑关系，因此数字电路又称为数字逻辑电路。
      • 特点
        • ①电路结构简单，便于集成化。 ②在数字电路中，晶体管均工作在饱和区或截止区，工作在开关状态，因而数字电路 的抗干扰能力强，可靠性高。 ③数字信息便于长期保存和加密。 ④数字集成电路产品系列全，通用性强，成本低。 ⑤数字电路不仅能完成数值运算，还能进行逻辑判断等。
    • 常用数制
      • 十进制（D）：逢十进一
        • 数码：0~9
        • 位权：
        • 例：
      • 二进制（B）：逢二进一
        • 数码：0，1
        • 位权：
        • 例：
      • 八进制(O)：逢八进一
        • 数码：0~7
        • 位权：
        • 例：
      • 十六进制（H）：逢十六进一
        • 数码：0~9，A(10)，B(11)，C(12)，D(13)，E(14)，F(15)
        • 位权：
        • 例：
    • 数制之间的转换
      • 二-十转换
        • • 对于小数部分，可以用连乘法
      • 二-八转换
        • 每3位二进制数相当于1位八进制数
        • 每1位八进制数相当于3位二进制数
      • 二-十六转换
        • 每4位二进制数相当于1位十六进制数
        • 每1位十六进制数相当于4位二进制数
    • 二进制编码
      • 8421码（又称BCD码）：
      • 5211码：
  • 1.1 逻辑代数的基本概念、公式和定理
    • 三种基本逻辑关系
      • 与
        • 逻辑表达式：
        • 逻辑符号：
      • 或
        • 逻辑表达式：
        • 逻辑符号：
      • 非
        • 逻辑表达式：
        • 逻辑符号：
    • 几种常用的逻辑运算
      • 与非
        • 逻辑表达式：
        • 逻辑符号：
      • 或非
        • 逻辑表达式：
        • 逻辑符号：
      • 与或非
        • 逻辑表达式：
        • 逻辑符号：
      • 异或
        • 逻辑表达式：
        • 逻辑符号：
        • 规则：相反出1，相同出0
      • 同或
        • 逻辑表达式：
        • 逻辑符号：
        • 规则：相同出1，相反出0
    • 公式和定理
      • 1 变量和常量的关系
      • 2 满足交换律、结合律、分配律
        • 特例：
      • 3 同一律：
      • 4 德摩根定律：
      • 5 原变量的吸收：
      • 6反变量的吸收：
      • 7 添加项定理：
        • 推论：
      • 8 三个规则
        • 代入规则：在任何逻辑等式中，如果等式两边所有出现某一变量的地方，都代之以一个函数，则等式仍然成立
        • 反演规则：
        • 对偶规则：如果两个表达式相等，则它们的对偶式也一定相等
  • 1.2 逻辑函数的化简方法
    • 逻辑函数的最简形式
      • 标准与或式：由最小项之和所组成的形式
        • 最小项：每一个变量都以原变量或反变量的形式，作为一个因子在乘积项中出现且仅出现一次。若该函数含有四个变量，则每个乘积项都有四个因子
          • 变量的全部最小项之和为1
      • 最简与或式：乘积项的个数最少，每个乘积项中相乘的变量个数也是最少的与或表达式
      • 最简与非与非式：仅由与运算和非运算构成的算式，由最简与或式两次取反得到
      • 其他最简式（不常用）
    • 化简方法
      • 公式法
        • ①并项法：利用公式把两个乘积项合并起来，消去一个变量。
        • ②吸收法：利用公式吸收掉多余的乘积项。
        • ③消去法：利用公式消去乘积项中多余的因子。
        • ④配项相消法：利用公式在函数与或表达式中加上多余项--冗余项，以消去更多的乘积项，从而获得最简与或式。
      • 卡诺图法
        • 卡诺图的形式
          • 二变量的卡诺图：
          • 三变量的卡诺图：
          • 四变量的卡诺图：
        • 化简步骤
          • 1 画函数的卡诺图
          • 2 画包围圈，合并最小项
            • 画包围圈的原则
              • 1 先圈孤立项，再圈仅有一种合并方式的最小项
              • 2 圈越大越好，但圈的个数越少越好
              • 3 最小项可重复被圈，但每个圈中至少有一个新的最小项
              • 4 必需把组成函数的全部最小项圈完，并做认真比较、检查才能写出最简与或式
          • 3 写出最简与或式
        • 具有约束项的化简：约束项所包含的最小项在图中表示为“X”
  • 1.3 逻辑函数的表示方式及其相互之间的转换
    • 表示方式
      • 逻辑表达式：
      • 真值表：
      • 卡诺图：
      • 逻辑图：
      • 波形图：
    • 表示方式之间的转换
      • 五种表示方法在本质上是相通的，可以互相转换。
• 第四章 组合逻辑电路
  • 概述
    • 1 组合逻辑函数的特点
      • 逻辑功能特点：电路在任何时刻的输出状态只取决于该时刻的输入状态，而与原来的状态无关
      • 电路结构特点
        • ①输出、输入之间没有反馈延迟电路
        • ②不包含记忆性元件(触发器)，仅由门电路构成
    • 2 组合电路逻辑功能表示方法
      • 真值表、卡诺图、逻辑表达式、波形图等，都可以用来表示组合电路的逻辑功能。
    • 3 组合电路的分类
      • 按逻辑功能不同：加法器、数值比较器、编码器、译码器、数据选择器、数据分配器、只读存储器
      • 按开关元件不同：CMOS、TTL
      • 按集成度不同：SSI、MSI、LSI、VLSI
  • 4.1 组合电路的基本分析方法和设计方法
    • 1 分析方法
      • 步骤：
    • 2 设计方法
      • 步骤：
  • 4.2 加法器
    • 二进制数的算术运算
      • 参考第一章的进制转换
    • 半加器：两个1位二进制数相加，且不考虑低位进位
      • 真值表：
      • 函数式：
      • 国标符号：
    • 全加器：两个同位的加数和来自低位的进位三者相加，这种加法运算就是全加
      • 真值表：
      • 函数式：
      • 国标符号：
      • 集成全加器（双全加器）
        • TTL:
        • CMOS:
    • 加法器：实现多位二进制数相加的电路
      • 算术式：
      • 4位串行进位加法器
        • 特点：电路简单，但运算速度不高
        • 连接图：
      • 超前进位加法器
        • 定义：在做加法时，各位数的进位信号由输入二进制数直接产生的加法器
        • 特点：速度快，但电路复杂
        • 连接图：
  • 4.3 编码器和译码器
    • 码制：采用多位数码，按一定规则来表示不同事物信息的方法
    • 编码器
      • 二进制编码器：
        • 三位二进制编码器（8线-3线编码器）
          • 示意框图：
          • 编码表：
          • 特点：
        • 三位二进制优先编码器
          • 编码表：
          • 特点：优先编码，即允许几个信号同时输入，但只对优先级高最高的信号编码
        • 集成8线-3线优先编码器
          • 编码表：
          • 2片8线-3线优先编码器级联为1片16线-4线优先编码器 3片8线-3线优先编码器级联为1片24线-5线优先编码器 4片8线-3线优先编码器级联为1片32线-5线优先编码器
      • 二-十进制编码器：用4位二进制代码对0~9这十个信号进行编码
        • 8421BCD码编码器（10线-4线编码器）
          • 示意框图：
          • 编码表：
        • 8421BCD码优先编码器
          • 编码表：
    • 译码器
      • 二进制译码器：把二进制代码的各种状态按其原意翻译成对应输出信号的电路
        • 功能特点：输出端提供全部最小项
        • 器件举例
          • 集成3线-8线译码器：
            • 器件：
            • 输入选通控制端：
            • 真值表：
          • 二进制译码器的级联
            • 两片3线-8线译码器连接形成4线-16线译码器
              • 器件：
            • 三片3线-8线译码器连接形成5线-24线译码器
              • 器件：
              • 真值表：
          • 集成2线-4线译码器
            • 功能示意图：
            • 真值表：
        • 用二进制译码器实现组合逻辑函数
          • 由于二进制译码器的输出端能提供输入变量的全部最小项，而任何组合逻辑函数都可以变换为最小项之和的标准式，因此用二进制译码器和门电路可实现任何组合逻辑函数
      • 二-十进制译码器：将十进制数的二进制编码即BCD码翻译成对应的10个输出信号的电路
        • 8421BCD码译码器
      • 显示译码器：把数字、文字和符号等的二进制编码翻译成人们习惯的形式显示出来
        • 数码显示器
        • 显示译码器
  • 4.4 数据选择器和分配器
    • 数据选择器：多路输入选择一路输出的电路
      • 字母表示
        • D为数据输入端
        • A为地址输入端
        • 为选通控制端
        • Y为数据输出端
      • 集成4选1数据选择器
        • 器件：
        • 真值表：
      • 集成8选1数据选择器
        • 器件：
        • 真值表：
      • 集成数据选择器的扩展
    • 数据分配器：一路输入传送多路输出的电路
      • 1路-4路数据分配器
        • 示意框图：
        • 真值表：
      • 集成1路-8路数据分配器
        • 用3线-8线译码器来实现
          • 器件：
  • 4.5 奇偶检验器和数值比较器
    • 奇偶检验器：利用异或门的逻辑功能，可以进行奇偶校验操作
      • 输出为0，则输入中1的个数为偶数。 输出为1，则输入中1的个数为奇数。
    • 数值比较器
      • 在数字电路中，数值比较器的输入是要进行比较的二进制数，输出的是比较的结果
      • 1位数值比较器
        • 示意框图：
        • 真值表：
      • 4位数值比较器
        • 从高位开始比较，依次逐位进行，直到比较出结果为止
        • 示意框图：
        • 真值表：
  • 4.6 用中规模集成电路实现组合逻辑函数
    • 1 用数据选择器实现组合逻辑函数
      • 步骤：
        • 1 选择数据选择器：由n=k-1决定（k为函数的变量个数，n为选择器地址码的个数）
        • 2 写函数的标准与或式
        • 3 对比并确定输入量的表达式
        • 4 画连线图
      • 举例：
    • 2 用二进制译码器实现组合逻辑函数
      • 步骤：
        • 1 选择译码器：2变量用2线-4线译码器，3变量用3线-8线译码器
        • 2 写函数的标准与非-与非式
        • 3 确认变量与输入的关系
        • 4 画连线图
      • 举例：
  • 4.7 只读存储器
    • 按写入方式分类
      • 掩模ROM
      • 可编程ROM
      • 可擦除可编程ROM
    • ROM结构
  • 4.8 组合电路中的竞争冒险
    • 概念：在组合电路中，当输入信号改变状态时，输出端可能出现虚假信号--过度干扰脉冲的现象叫做竞争冒险。
    • 竞争与冒险的关系
      • 有竞争不一定产生冒险，有冒险一定存在竞争。
    • 消除竞争冒险的方法
      • ①引入封锁脉冲
      • ②引入选通脉冲
      • ③接入滤波电容
      • ④修改逻辑设计，增加冗余项
• 第六章 时序逻辑电路
  • 概述
    • 数字电路分为两大类
      • 组合逻辑电路：基本单元为门电路
      • 时序逻辑电路：基本单元为触发器
    • 时序逻辑电路的特点
      • 定义：任何时刻电路的输出，不仅和该时刻的输入信号有关，而且还取决于电路原来的状态
      • 示意图：
      • 电路特点
        • 1 与时间因素（CP）有关
        • 2 含有记忆性的元件（触发器）
    • 时序逻辑电路功能表示方法
      • 逻辑表达式
        • 输出方程：时序电路各个输出信号的逻辑表达式
        • 驱动方程：各个触发器同步输入信号的逻辑表达式
        • 状态方程：
      • 状态表、卡诺图、状态图、时序图
    • 时序逻辑电路的分类
      • 按逻辑功能划分
        • 计数器
        • 寄存器
        • 移位寄存器
        • 读/写存储器
        • 顺序脉冲发生器
      • 按时钟控制方式划分
        • 同步时序电路：触发器共用一个时钟CP，要更新状态的触发器同时翻转
        • 异步时序电路：电路中所有触发器没有共用一个时钟CP
      • 按输出信号的特性划分
        • 穆尔(Moore)型：
        • 米利(Mealy)型：
  • 6.1 时序逻辑电路的基本分析和设计方法
    • 分析方法
      • 分析步骤：
      • 分析举例：P247例题6.1.1
      • 基本概念
        • 有效状态：在时序电路中，凡是被利用了的状态，都叫做有效状态
        • 无效状态：在时序电路中，凡是未利用的状态，都叫做无效状态
        • 有效循环：在时序电路中，凡是有效状态形成的循环，都称为有效循环
        • 无效循环：如果无效状态形成了循环，那么这种循环就称为无效循环
        • 能自启动：在时序电路中，虽然存在无效状态，但它们没有形成循环，这样的时序电路叫做能够自启动的时序电路
        • 不能自启动：在时序电路中，存在无效状态，而且它们之间形成了循环，这样的时序电路叫做不能自启动的时序电路
    • 设计方法
      • 设计步骤
        • 1 进行逻辑抽象，建立原始状态图
        • 2 进行状态化简，求最简状态图
        • 3 用二进制进行编码并画出编码后的状态图
          • 确定二进制代码的位数：
        • 4 选定触发器类型并求出时钟方程、输出方程、状态方程以及驱动方程
        • 5 画出逻辑图
        • 6 检查设计的电路能否自启动
      • 设计举例：P251例题6.1.2
  • 6.2 计数器
    • 概述
      • 计数器的定义：在数字电路中，把记忆输入CP脉冲个数的操作叫做计数，能实现计数操作的电子电路称为计数器。
      • 计数器的应用：分频、定时、产生节拍脉冲和脉冲序列、进行数字运算等
      • 计数器的特点
        • ①一般为Moore型时序电路
        • ②主要组成单元为时钟触发器
      • 计数器的分类
        • 按数制分类
          • 二进制计数器
          • 十进制计数器
          • N进制计数器
        • 按计数方式分类
          • 加法计数器
          • 减法计数器
          • 可逆计数器
        • 按时钟控制分类
          • 同步计数器
          • 异步计数器
        • 按开关元件分类
          • CMOS计数器
          • TTL计数器
    • 二进制计数器
      • 二进制同步计数器
        • 电路的有效状态数M：计数器能够记忆输入脉冲的数目
          • 3位二进制同步加法计数器：
          • 4位二进制同步加法计数器：
          • n位二进制同步加法计数器：
        • 3位二进制同步加法计数器
          • 计数规律：
          • 串行进位：
          • 并行进位：
        • 3位二进制同步减法计数器
          • 计数规律：
          • 串行进位：
        • 集成二进制同步加法计数器
          • 74LS161
            • 逻辑功能示意图：
            • 功能表：
            • 异步清零：
          • 74LS163
            • 逻辑功能示意图：同74LS161
            • 功能表：
      • 二进制异步计数器
        • 3位二进制异步加法计数器
          • 状态图：
          • 并行进位：
        • 集成二进制异步计数器
          • 二-八-十六进制计数器：74197、74LS197
            • 逻辑功能示意图：
            • 功能表：
    • 十进制计数器（8421BCD码）
      • 十进制同步计数器
        • 十进制同步加法计数器
          • 状态图：
        • 十进制同步减法计数器
          • 状态图：
        • 集成十进制同步加法计数器
          • 74LS160
            • 逻辑功能示意图：
            • 功能表：
          • 74162、74S162、74LS162
            • 逻辑功能示意图：同74LS160
            • 功能表：
      • 十进制异步计数器
        • 集成十进制异步计数器：74LS290
    • N进制计数器
      • 用同步清零端或置数端归零获得N进制计数器的方法
        • 主要步骤
        • 应用举例：P289例题6.2.1
      • 用异步清零端或置数端归零获得N进制计数器的方法
        • 主要步骤
        • 应用举例：P290例题6.2.2
      • 计数器容量的扩展
        • 集成计数器一般都设置有级联用的输入端和输出端，只要正确的把它们连接起来，便可得到容量更大的计数器。
• 第五章 触发器
  • 概述
    • 对触发器的基本要求
      • ①具有两个能自行保持的稳态——0状态和1状态
      • ②能够接受、保存和输出信号，即外加触发信号时，电路的输出状态可以翻转；在触发信号消失后，能将获得的新态保存下来
    • 触发器的现态和次态
    • 触发器的分类
      • 基本触发器：输入信号直接加到输入端
      • 同步触发器：输入信号经过控制门输入，而控制门受时钟脉冲CP信号的控制，只有CP信号到来时，输入信号才能被接收
      • 边沿触发器：只有在CP信号的上升沿或下降沿时刻，输入信号才能被接收
  • 5.1 基本触发器
    • 状态的定义：
    • 用与非门组成的基本触发器
      • 电路及符号
        • 逻辑电路图：
        • 逻辑符号：
      • 注意
        • 由与非门构成的基本触发器的特性表、特性方程和由或非门构成的基本触发器的相同
    • 用或非门组成的基本触发器
      • 电路及符号
        • 逻辑电路图：
        • 逻辑符号：
      • 符号表示
        • R叫做置0输入端，习惯上称为复位端
        • S叫做置1输入端，习惯上称为置位端
      • 特性表：
        • R=S=1的信号同时撤销时状态不定
      • 特性方程：
    • 集成基本触发器
      • CMOS集成基本触发器
      • TTL集成基本触发器
    • 基本RS触发器的特点
      • 优点
        • 结构简单
        • 具有置0、置1和保持的功能
      • 缺点
        • 电路抗干扰能力差
        • R、S之间存在约束，即两个输入不能同时为高电平
  • 5.2 同步触发器
    • 同步RS触发器
      • 逻辑电路图：
      • 国标符号：
      • 特性表：
      • 特性方程：
      • RS之间有约束
        • CP=1期间，若R=S=1，则出现Q和Q非都为1的不正常情况
        • CP=1期间，若R、S分时撤销，置0或置1，状态确定
        • CP=1期间，若R、S同时从1跳到0，则出现竞态现象，结果不确定
        • 若R=S=1时，CP突然撤销，即CP由1跳到0，也会出现竞态现象，结果不确定
    • 同步D触发器
      • 逻辑电路图：
      • 特性方程：
      • 特点
        • 无约束问题
        • CP=1期间，输出端随输入端的变化而变化
        • 当CP脉冲下降沿到来时锁存，所存的内容是下降沿瞬间D的值
    • 集成同步D触发器
      • TTL集成同步D触发器
      • CMOS集成同步D触发器
  • 5.3 边沿触发器
    • 边沿D触发器
      • 国标符号：
      • 特性方程：
      • 边沿D触发器的特点
        • CP边沿（上升沿或下降沿）触发
        • 抗干扰能力强
        • 只有置0、置1的功能
      • 异步输入端的作用
        • 同步输入端：D叫做同步输入端，因为D端的输入信号受时钟CP的控制
        • 异步输入端：
          • 带异步输入端的边沿D触发器：
      • 集成边沿D触发器
        • COMS边沿D触发器CC4013
          • 符号：
          • 引出端功能：
          • 特性表：
        • TTL边沿D触发器7474
          • 符号：
          • 引出端功能：
          • 特性表：
    • 边沿JK触发器
      • 国标符号：
      • 特性方程：
      • 特性表：
      • 边沿JK触发器的特点
        • CP边沿（上升沿或下降沿）触发
        • 抗干扰能力强
        • 功能齐全，使用灵活方便
      • 集成JK边沿触发器
        • CMOS边沿JK触发器CC4027
          • 国标符号：
          • 引出端功能：
          • 特性表：
        • TTL边沿JK触发器74LS112
          • 国标符号：
          • 引出端功能：
          • 特性表：
    • 边沿触发器的功能分类、功能表示方法及转换
      • 边沿触发器逻辑功能分类
        • JK型触发器：凡是具有保持、置1、置0、翻转功能的电路都称为JK型触发器
        • D型触发器：凡是具有置1、置0功能的电路都称为D型触发器
        • T型触发器：凡是具有保持、翻转功能的电路，都称为T型触发器
          • 符号：
          • 特性表：
          • 特性方程：
        • T'型触发器：凡是每来一个时钟脉冲就翻转一次的电路，都称为T'型触发器
          • 符号：
          • 特性表：
          • 特性方程：
      • 边沿触发器逻辑功能表示方法
        • 特性表（真值表）
          • D触发器：
          • JK触发器：
        • 卡诺图
          • D触发器：
          • JK触发器：
        • 特性方程
        • 状态图
          • D触发器：
          • JK触发器：
        • 时序图
          • D触发器：
          • JK触发器：
      • 边沿触发器逻辑功能表示方法间的转换
• 第三章 HDL语言简介(略)
• 机电2103 215090045 刘家洪
• 第二章 门电路
  • 概述
    • 概念：实现基本和常用逻辑运算的电子电路，称为逻辑门电路。
    • 高、低电平与正、负逻辑
      • 正逻辑：高电平表示逻辑1，低电平表示逻辑0
      • 负逻辑：高电平表示逻辑0，低电平表示逻辑1
    • 分立元件门电路和集成门电路
      • 分立元件门电路：用分立的元器件和导线连接起来构成的门电路。
      • 集成门电路：把构成门电路的元器件和连线都制作在一块半导体芯片上，再封装起来便构成了集成门电路。
    • 数字集成电路的集成度：一般把在一块芯片中含有等效逻辑门的个数或元器件的个数定义为集成度。
  • 2.1 半导体二极管、三极管和MOS管的开关特性
    • 普通开关：静态特性好，动态特性差
    • 半导体开关：静态特性差，动态特性好
    • 半导体三极管
      • 特点：具有放大能力，由基极电流控制的开关元件
    • MOS管
      • 结构和特性
      • MOS.管的开关性能
  • 2.2 分立元器件门电路
    • 二极管与门和或门
      • 二极管与门：
      • 二极管或门：
    • 三极管非门(反相器)
      • 半导体三极管非门
        • 电路图：
        • 逻辑参数：
      • MOS三极管非门
        • 电路图：
        • 逻辑符号：
        • 真值表：
  • 2.3 CMOS集成门电路
    • CMOS：互补金属氧化物半导体
    • CMOS反相器
      • 电路图：
      • 工作原理：
    • CMOS与非门
      • 电路图：
      • 工作原理：
    • CMOS或非门
      • 电路图：
      • 工作原理：
    • CMOS与门
      • 电路图：
      • 工作原理：
    • CMOS或门
      • 电路图：
      • 工作原理：
    • CMOS与或非门
      • 电路图：
      • 工作原理：
    • CMOS异或门
      • 电路图：
      • 工作原理：
    • CMOS传输门
      • 电路图：
      • 工作原理：
    • CMOS三态门
      • 电路图：
      • 工作原理：
      • 逻辑符号：
    • CMOS漏极开路门
      • 电路图：
      • 逻辑符号：
      • 主要特点：
        • ①漏极开路工作时，必须外接电源和电阻；
        • ②可以实现线与功能；
        • ③可实现逻辑电平变换；
        • ④带负载能力强。
  • 2.4 TTL集成门电路