模拟CMOS电路的系统设计

这是一篇关于模拟CMOS电路的系统设计的思维导图，主要内容包括：实用电路实例二，实用电路实例I，噪声、失真和不匹配，基本尺寸设计采用gm/ID方法论，基本晶体管建模，引言。

模拟CMOS电路的系统设计

• 引言
  • 动机
    • 平方律MOS模型存在的局限性
      • 现代MOSFET受到多种迁移率退化效应的影响
        • 这些效应与其短沟道长度、薄栅氧化层及其通常更复杂的结构和掺杂剖面有关
        • 在强反型状态下，当栅极过驱动电压为几百毫伏时
          • 平方律模型预测的跨导误差约为20%到60%
      • 在中等反型情况下，当栅极过驱动电压低于150毫伏时
        • 平方律模型完全失效，误差可能达到两倍甚至更多
          • 随着短沟道器件的发展，这一问题变得更加突出
            • 中等反型代表了多种电路的设计“最佳点”
      • 在弱反型（亚阈值操作）中
        • 电流通过扩散流动（类似于BJT）
          • 平方律模型必须被替换为指数I-V关系
  • 模拟电路尺寸问题及所提出的方法
    • 偏置电流ID
    • 器件宽度W
    • 沟道长度L
    • 平方律视角
      • W、L和ID有无数种选择
        • 实现gm的特定值
      • 栅极过驱是平方律电路优化中最重要的参数之一
    • 使用查找表捕捉权衡
      • 使用查找表来量化每个设计中相关性能指标之间的权衡
        • 在四个维度（L、VGS、VDS 和 VSB）上进行直流扫描（和噪声仿真）
          • 记录这些扫描过程中所有相关的器件参数，器件宽度 W 固定不变
            • 参数与W（大约）呈线性关系
      • gm/ID指标
        • 指示反相水平
        • 直接量化了每单位电流在器件上的跨导
    • 概括
      • 确定晶体管尺寸流程
        • 确定gm
          • 根据设计规范
        • 选择L
          • 短沟道
            • 高速，小面积
          • 长沟道
            • 高固有增益，改善匹配，…
        • 选择gm/ID
          • 大的gm/ID
            • 低功耗，大信号摆幅（低 VDsat）
          • 小的gm/ID
            • 高速，小面积
        • 确定ID
          • 从gm和gm/ID中
        • 确定W
          • 来自ID/W
        • 适用于许多基本电路
          • 所需跨导已知
    • VGS不可知设计
      • 大多数MOS电路不适合通过某个定义的VGS值进行电压偏置
        • MOSFET的阈值电压在工艺和温度变化时容易波动±100…200 mV
      • 在平方律框架下VDsat = VOV = VGS – VT
        • 这一表达式在中度和弱反型状态下并不成立
          • 因此在设计中已变得相对无用
      • 过驱动电压VOV传统上用于预测电路失真
    • 弱反型设计
      • 反型系数
        • • 不足
            • 基于IC的方法不是模型无关的
              • 而是假设IV特性有一个简化的解析函数
            • 与gm/ID不同，IC与VDsat和晶体管的失真特性之间没有简单的解析关系
• 基本晶体管建模
  • 电荷表模型（CMS）
    • CSM漏电流方程
      • • 漂移电流与电场成正比
          • 该电场由沿沟道方向的距离x对表面电势ψS的导数表示
        • 扩散电流与可动电荷密度梯度成正比
          • 该梯度由可动电荷密度Qi对x的导数表示
      • • 括号中的前三个术语表示漂移电流
        • 剩余的是扩散电流
        • γ 是背栅参数
      • • • V 表示沿沟道的非平衡电压
          • φB是体势能
      • 漂移电流大于扩散电流，对应于强反型
        • 扩散电流占据主导，对应于弱反型
      • 在弱反型区，电流随栅压呈指数变化
        • 在强反型区，漏电流遵循二次方定律
    • 漏电流对漏电压的依赖性
      • VDsat
        • 标志着饱和开始的漏极电压称为漏极饱和电压
          • 超过这个极限后，ψSD不再变化
            • 电流保持不变
          • VDsat随着栅极电压的降低而稳定下降，直到晶体管进入弱反型区
            • 当这种情况发生时，漏极饱和电压会固定在60到100毫伏左右
          • 一旦VD超过大约四倍的UT，漏电压就无法控制漏电流
    • 跨导效率gm/ID
      • • gm/ID的最大值等于1/(nUT)
          • n 是亚阈值斜率因子
            • 通常，n在1. 2和1.5之间
              • 当n等于一时，可以获得最大的gm/ID
                • 在室温下，1/UT=38.46S/A实
                  • 这是双极结型晶体管（BJTs）所能现的
              • MOS晶体管的最大跨导效率在20到30S/A之间
              • 对于较大的VGS超出弱反型区域，gm/ID会减小
                • 20到10S/A的值对应中等反型
                • 8到2S/A之间，则对应强反型
  • 基本的EKV模型
    • 基本的EKV方程
      • 归一化移动电荷密度
      • • qS和 qD分别是源极和漏极处归一化的移动电荷密度
        • i是归一化的漏极电流
      • • VP夹断电压
          • 下标x表示源S或漏D
        • 当qx=1时
          • 漂移电流和扩散电流相等，处于中度反型区的中间
        • 当Vx小于VP时，进入强反型区
        • 当Vx大于VP时，进入弱反型区
      • • 当q<<1时
          • 弱反型
            • 为热电压UT的倒数
        • 当q=1时
          • 中等反型区的中部
            • 等于2UT的倒数
        • 当q>>1时
          • 强反型区
            • 是CSM的良好近似
    • 基本的EKV模型用于源接地MOS晶体管
    • 强反型和弱反型的EKV模型近似
      • 强反型
        • • 常数n在基本 EKV 模型中影响阈值电压
            • 背栅效应
      • 弱反型
    • 基本EKV模型表达式用于gm和gm/ID
      • • 归一化跨导效率
          • • ρ在0（强反型区）和1（弱反型区）之间变化
      • • 强反型
    • EKV参数提取
      • 计算（数值上）log(ID)对VGS的导数
        • 从跨导效率的最大值M中提取亚阈值斜率n
      • 选择gm/ID曲线上的第二个点（此时VGS = VGS0）
        • 分别评估相应的漏极电流和跨导效率
      • 找到归一化的移动电荷密度q0
      • 计算归一化漏电流i0和夹断电压Vp0
      • 找到了特定电流IS和阈值电压VT
  • 真实的晶体管
    • 真实的漏极电流特性ID(VGS) 和gm/ID
      • 通道长度调制(CLM)
        • 靠近漏极区域
          • 随着VDS的增加
            • 漏极周围的耗尽区宽度增加
              • 反型层的有效长度略有减小
                • W/L增大
                  • 漏极电流增加
      • 漏致势垒降低 (DIBL)
        • 在沟道长度降至约0.5微米以下时变得显著
          • 围绕漏极的耗尽区占据沟道下方固定空间电荷区
            • 栅极控制的固定电荷量减少
              • 更小的栅极电压来产生相同的漏极电流
                • 相当于阈值电压的轻微降低
                  • 从而增强了栅极过驱动（VGS-VT）
                    • 漏极电流增加
      • 建议选择使归一化跨导效率ρ在0.5到0.8之间的点
    • 实际晶体管的漏极饱和电压VDsat
      • • 弱反型
          • • 在室温下接近50毫伏
        • 强反型
          • 随栅源电压的增加而增加
    • 偏置条件对EKV参数的影响
      • 在最小栅长上增加20到40纳米可以显著减少DIBL
      • CLM的影响随着栅长更短而增大
    • 漏极电流特性 ID(VDS)
      • 60纳米晶体管
        • 由于DIBL导致的阈值电压降低，漏电流随着漏电压的增加而迅速上升
          • 由于漏电压增加导致的阈值电压几乎线性下降
            • VP几乎线性增加，进而导致q（以及电流）几乎呈指数增长
      • 200纳米晶体管
        • DIBL可以忽略不计
          • 由于CLM的影响，漏极电流缓慢的双曲线增加
    • 输出电导gds
      • • SVT主要为DIBL效应，通常是一个负数（VT 随漏极电压线性减小）
        • SIS主要为CLM
    • gds/ID比值
      • • gds/ID的倒数被称为Early电压
    • 本征增益
    • MOSFET电容和过渡频率fT
• 基本尺寸设计采用gm/ID方法论
  • 确定固有增益级（IGS）的尺寸
    • • 电路分析
        • 小信号模型
          • • 假设Cdb<<CL
            • 角单位增益频率
            • 增益带宽积（GBW）
            • 扇出（FO）
              • 驱动的输出电容与其输入端呈现的电容之比
              • 对于IGS模型在fu附近成立，理想情况下扇出应大于10
            • 输入导纳
      • 尺寸考虑因素
        • gm是固定的，等于ωuCL
        • 找到最佳的反转水平并非易事，必须综合考虑所有适用的设计约束
      • 给定L和gm/ID的尺寸选择
      • 基本权衡探索
        • 传输频率在强反型区（小gm/ID）最大
          • 随着接近弱反型区（大gm/ID），传输频率逐渐衰减
            • 可以使晶体管速度快或效率高，但不能两者兼得
        • 固有增益在长沟道中很大
          • 长沟道对传输频率有不利影响
            • 可以通过使用大L来实现高增益，或通过使用短L来实现高传输频率
              • 但不能同时实现两者
        • 在实际中，gm/ID常数的情况可能反映电路受失真限制的情形
          • 线性要求对gm/ID设置了上限
            • 低电压、高动态范围电路，其中可能对信号摆幅和VDsat有严格的限制
      • 弱反型下的尺寸设计
        • gm 等于 ID/(nUT)
          • 亚阈值斜率参数 n 只是沟道长度的弱函数
            • 前提是L比最小长度稍大一些
              • 避免显著的 DIBL
        • 所需的漏电流在一级近似中与栅长无关
        • 栅长L的确定
          • 获得合理增益且fT仍显著高于工作频率
      • 使用漏电流密度进行尺寸设计
        • • 适用于或在以下情况下具有优势
            • 电路将在弱反型状态下工作
            • 对器件的反型水平没有任何先验信息或直觉
              • 希望搜索所有可能性，从弱反型到强反型
      • 包含外加电容
        • 三步设计程序
          • 设计IGS时忽略总漏电容Cdd
          • 找到上步中获得的设计的Cdd值，称此值为Cdd1
          • 将宽度和电流按以下系数进行缩放，以得到最终设计
        • 通过迭代找到正确的尺寸
          • 假设Cdd=0
          • 设计电路以满足C+Cdd的GBW规范
          • 估算获得的设计的Cdd
          • 使用新的Cdd估计值进行第2步
          • 重复直至收敛
  • 实用的共源级电路
    • 有源负载
      • • • 通过增加VEA2或等效地减少(gds/ID)2来降低增益损失
    • 电阻负载
  • 差分放大器级
    • • EKV表达式
        • • M2表达式相同
        • • q0表示静止点处的归一化电荷密度
      • 差分对的小信号简化模型
• 噪声、失真和不匹配
  • 电子噪声
    • 热噪声建模
      • • 晶体管的热噪声可以用电流源来建模
        • k是玻尔兹曼常数
        • T是开尔文温标下的绝对温度
        • gn是模型参数，在强反型饱和晶体管中理想值为2/3
      • 将噪声归因于电路的输入端
        • • 降低输入噪声需要增加器件的跨导
            • 在不改变器件尺寸的情况下增加漏电流
              • 更高的功耗
            • 保持ID不变并加宽晶体管
              • 增加gm/ID
                • 带宽将减少
    • 热噪声、增益带宽积和供电电流之间的权衡
    • 来自有源负载的热噪声
      • • 输入参考噪声
          • • 为了最小化多余的噪声，必须最小化gm2/gm1
              • 等同于最小化(gm/ID)2/(gm/ID)1
                • 两个晶体管承载相同的偏置电流。一旦通过电路优化选择了(gm/ID)1
                  • 这意味着(gm/ID)2应尽可能小
                    • 由于VDsat2≅2/(gm/ID)2
                      • 牺牲输出摆幅
          • • 动态范围与K成正比
            • 负载在中等反型状态下是一个好选择
    • 闪烁噪声（1/f噪声）
      • 在低频时，闪烁噪声占主导
        • 在高频时，热噪声占主导
      • 闪烁噪声拐角频率（fco）
        • 热噪声功率谱密度和闪烁噪声功率谱密度相等的频率
          • • q是归一化的移动电荷密度
            • fco在小q时变小
              • 弱反型
            • 使fco变小的唯一其他方法是使用长通道
      • 由于数量波动引起的噪声
        • 表示为输出噪声
          • • qe表示电子电荷
            • λ描述隧道衰减距离
            • Nt描述电荷陷阱密度
            • α控制偏置依赖性
      • 减少的主要方法是增加面积
      • 在带宽超过闪烁噪声拐点（fco）约1-2个数量级时变得无关紧要
  • 非线性失真
    • 限制可以处理的最大信号的范围
    • MOS跨导的非线性
      • gmk/gm1归一化后仅与 q 的函数有关，归一化因子为 (gm/ID)^(k-1)
        • 在弱反型区，所有归一化项都趋于1，因为q << 1
        • 在强反型情况下，gm2/gm1除以gm/ID接近1/2
          • 高阶比值趋于零
    • MOS差分对的非线性
      • 为了减小失真，必须增加q
        • 这会导致gm/ID降低
          • 在gm固定的情况下，必须投入更多的电流
  • 随机不匹配
    • 随机失配建模
      • • 阈值方差不再直接与 1/L 成比例
          • 因为漏极和源极附近的口袋注入使支撑均匀掺杂的假设无效
            • 不应该再理所当然地认为更长的晶体管会有更好的匹配
    • 电流镜中失配的影响
      • 一个包含阈值和电流因子失配的电流镜电路模型
        • • • • • 固定区域（WL）用于电流镜
                  • 尽量减小gm/ID的尺寸
                    • gm/ID 的最终下限通常由电压裕度限制决定
                      • 电流镜晶体管应工作在尽可能高的VGS
                • 区域不受限制，但电流固定
                  • • 在弱反型区，ID<<ISsqW/L
                    • 在强反型区，ID>>ISsqW/L
                      • • 不匹配与晶体管宽度无关
    • 差分放大器中失配的影响
      • • 等效电路中包含一个单输入参考偏置电压源
          • • • • 阈值不匹配直接导致等效输入偏移
                • 通过M2a,b和M1a,b的跨导效率比
                  • 最小化有源负载器件（M2a,b）的失配贡献
        • 温度依赖性
          • 在弱反型区减小,接近一个常数值
          • 在强反型区增加
            • • a/b在强反型下可以轻易接近3
• 实用电路实例I
  • 恒定跨导偏置电路
    • • 上部电流镜的输入和输出电流呈线性关系
        • 下部电流镜的输入和输出电流则不是
      • 假设ID2等于ID1
        • • 在深度弱反型区，q1和q2都非常小
          • 在强反型区，q1和q2较大
          • 仅取决于M1和M2的宽度比以及R的值
      • • M6a、b和M2需要在相似的条件下工作
          • M6a、b和M2的沟道长度必须相同
            • 才能得到这一结果
  • 高摆幅级联电流镜
    • 级联电流镜（M1–M4）与高摆幅偏置电路（M6–M7）
      • • VDS1不应小于VDsat1+50毫伏
        • 关键结论
          • 跨导效率加上裕度（VX）控制了整个尺寸设计过程
          • 无论电流如何，顺从电压都是通过选择gm/ID来确定的
          • 宽度则根据所需的电流和在选定的gm/ID下的器件电流密度来确定
  • 低压差稳压器
    • 电源抑制比 (PSR)
      • • 下标“OL”表示开环
    • • (a) 完整的LDO电路
      • (b) 对应的小信号模型
      • 低频分析
        • • A1和 Aa分别是CS晶体管和差分放大器的电压增益
      • 高频分析
        • R1是差分放大器的输出电阻1/gdsa
          • R2是输出节点处的电阻1/(YL+gds1)
  • 射频低噪声放大器
    • • 低噪声系数的尺寸设计
  • 电荷放大器
    • • 电路分析
        • 两端口模型
        • 考虑了Cgd引入的额外并联-并联反馈的简化电路
        • 噪声性能
          • 相关子电路用于噪声分析
          • 等效电路带有输入电流噪声发生器
      • 假设恒定传输频率的优化
        • • 噪声在比值(CF+CS+Cgg)²/Cgg最小化时最小化
            • 不能保证噪声、带宽和电流消耗之间的最佳权衡
              • 只是定义了在固定ωT值下获得最低可能噪声的点
      • 假设恒定漏电流的优化
      • 假设噪声和带宽恒定的优化
  • 设计工艺角
    • 可能的设计流程
      • 确定“最坏情况”的参数集（通常是慢/热）
        • 使用此特定数据集在Matlab中进行尺寸设计
      • 使用名义参数集进行所有尺寸计算
        • “预变形”设计规范
          • 以确保在存在角变化的情况下仍能满足这些规范
• 实用电路实例二
  • 基本OTA在开关电容电路中的应用
    • 假设噪声和带宽恒定的优化
      • 典型设计流程
        • 给定
          • 噪声规格，建立时间规格，理想闭环增益，低频环路增益，扇出
        • 假设β=(3/4)βmax用于所有计算
        • 根据低频环路增益要求选择通道长度
        • 根据噪声规范计算所需的CLtot
          • 这确定了所有其他电容（基于β、理想闭环增益和扇出）
        • 根据所需的带宽（建立时间）计算gm
        • 计算所需的fTi（使用gm和Cgs）
        • 使用查表来找到gm/ID并计算ID
        • 使用查表来找到ID/W并计算W
        • 如果反转型层级较低且宽度过大
          • 可以考虑将 gm/ID 降低到最优值以下
            • 以换取电流的小幅增加来显著减少宽度
    • 预设的情况下进行优化
      • 二维数值搜索
        • 使用for循环从β的最大值的一部分扫到β的最大值
        • 对于循环中的每个βk
          • 以及在合理范围内（弱到强反演）的 gm/ID 向量
            • 计算
              • 使用噪声规范和βk计算CLtot
              • 使用CLtot和βk计算CFtot
              • 使用vod,final，βk和gm/ID向量计算X
              • 使用ts，εd和X计算ωu
              • 使用CLtot和βk计算gm
              • 使用gm/ID向量计算ID和fTi
              • 使用gm和fTi计算Cgs
              • 用于上述计算的实际β值沿gm/ID向量分布
          • 在实际β值的向量中，找到与βk最接近的匹配
            • 如果存在接近的匹配，这对应于一个可绘制的物理设计点
  • 折叠级联OTA用于开关电容电路
    • 优化程序
      • 遵循一般流程来确定电路的尺寸
        • 计算所需的总负载电容，以满足噪声规范
          • 同时确定了在给定闭环增益（G）和扇出（FO = CL/ CS）的情况下反馈电容的值
        • 计算所需的gm1和期望的单位增益频率ωu1
        • 给定 (gm/ ID)1 的值，计算 ID1
          • 已经选择了 cascode 堆栈的 gm/ ID 值
            • 确定电路中所有的电流和器件宽度
    • 算法
      • 假设自加载可以忽略不计，即rself = 0
      • 使用for循环从β的一部分扫到β的最大值
      • 对于循环中的每个 βk
        • 在合理范围内（从弱反转向强反转）的 gm/ID 向量
          • 计算
            • 计算过量噪声因子α
            • 和噪声规范一起计算CLtot
              • 基于扇出、闭环增益规范和 rself 估计确定了 CS、CF 和 CL
            • 计算使用的分裂因子κ
            • 计算gm1和单位增益频率ωu1
            • 使用gm/ID向量计算ID1和fTi
            • 使用gm和fTi计算Cgg1
              • 计算Cgd1和Cin
            • 计算实际β值
              • 沿用于上述计算的gm/ID向量进行评估
      • 在实际β值的向量中，找到与βk最接近的匹配
        • 如果存在接近的匹配，它对应于一个可以绘制的物理设计点
      • 选择使电流最小的设计点，并计算rself
        • 如果rself显著，返回步骤2并重复所有计算
          • 根据需要反复迭代，以收敛到一个能正确考虑rself的设计点
  • 两阶段OTA用于开关电容电路
    • 两阶段OTA的示意图
    • 次要设计变量
      • 所有晶体管的沟道长度
      • 有源负载与信号路径器件之间的跨导比（gm3/gm1和gm4/gm2）
      • 假设 Cgs2/CC=0.5
    • 一般设计流程
      • 计算所需的补偿电容以满足噪声规范
      • 使用所需的单位增益频率ωu1计算所需的gm1
      • 使用期望的非主导极点频率ωp2计算所需的gm2
    • 算法
      • 首先忽略自加载
        • rself1=rself2=0
      • 扫描β（从βmax的一部分到βmax）和CLtot/CC
        • CLtot和CC必须大致处于同一数量级
          • 在接近1的比例范围内进行扫描应能提供有用的结果
      • 针对每个β值和CLtot/CC计算以下内容
        • 计算以下内容
          • 使用噪声规范；确定所有其他电容：CLtot、CF、CS、CL、Cgs2、C1和Cgg1
          • 使用单位增益频率fu1计算gm1
            • 利用gmR乘积的估计值来提高精度
          • 通过(gm/ID)1给定gm1和Cgg1
            • 这也确定了ID1
          • 基于所需的 fp2计算gm2
          • 通过(gm/ID)2给定gm2和C1=Cgs2(1+rself1)
            • 这同样确定了 ID2
          • 总电流IDtot=ID1+ID2
      • 在二维空间中选择一个设计点，使总电流最小，并计算rself1和rself2
        • 如果自加载显著，返回第二步并重复所有计算
          • 根据需要重新迭代，直到收敛到一个能够正确考虑自加载的设计点
  • 简化设计流程
    • 根据一阶最优值β=0.75·βmax来固定反馈系数
    • 折叠级联OTA
      • 假设电路在设定时间（ts）的某个比例内摆动
        • 计算由此产生的单位增益频率目标
      • 假设一个合理的自加载因子，留有一些余地
        • 这个数值可以在后续手动调整，但通常情况下，无需多次迭代就能得到合理的结果
      • 假设β=0.75·βmax用于所有计算
      • 假设电路中所有gm/ID相同，计算过量噪声因子α
        • 最终结果中的噪声会有些偏差，但可以使用噪声缩放方法轻松调整
      • 根据噪声规范计算CLtot
        • 这也会根据扇出、闭环增益和自加载来确定CS、CF和CL
      • 确定当前分隔因子κ的保守估计值
      • 根据所需的单位增益频率ωu1计算gm1
      • 使用β和反馈电容值计算Cgg1
        • 忽略Cgd1的米勒乘积效应
      • 现在可以计算fT1、(gm/ID)1以及ID1
      • 计算摆动参数X和实际稳定时间
        • 如有必要，调整摆动预设并重新进行所有计算
      • 检查计算中所做的所有其他假设与实际结果是否一致
        • 根据需要调整假设并重新计算
      • 设计电路并检查所有器件的宽度和反演水平
        • 如果输入对过大，可以考虑通过减小 (gm/ID)1 来重新调整尺寸
          • 换取较小的电流增加来实现显著的面积节省
      • 在SPICE中评估电路
        • 总是从小信号仿真开始，以简化调试过程
    • 两阶段OTA
      • 假设电路在建立时间（ts）的某个比例内摆动
        • 计算由此产生的单位增益频率目标
      • 假设合理的自加载因子，留有一些余地
        • 这些数值可以在之后手动调整，但通常情况下无需多次迭代即可获得合理的结果
      • 假设Cgs2/CC=1/ 3进行所有计算
      • 假设β=0.75·βmax用于所有计算
      • 假设CLtot=CC，之后根据需要进行调整
        • 这个参数控制两个阶段中哪一个会“更努力工作”
          • 最终的选择将取决于电路配置（n-沟道与p-沟道输入等）
            • 如果在后续计算中看到第一级和第二级偏置电流严重不平衡，调整此参数
      • 根据噪声规范计算CC
        • 基于扇出、闭环增益和自加载参数固定电路中的所有其他电容
      • 使用单位增益频率fu1计算gm1
        • 为了提高精度，使用gmR的估计值
      • 给定gm1和Cgg1，计算(gm/ID)1
        • 同时也确定了ID1
      • 根据所需的非主导极点fp2计算gm2
      • 给定gm2和C1=Cgs2(1+rself1)，计算 (gm/ ID)2
        • 同时确定了 ID2
      • 计算摆动参数X和实际的稳定时间
        • 如需调整，修改摆动预估并重新进行所有计算
      • 检查计算中所做的所有其他假设与实际结果是否相符
        • 根据需要调整假设并重新计算
      • 设计电路并检查所有设备的宽度和反型级别
        • 如果某些尺寸过大，可以考虑通过减小gm/ID来重新调整尺寸
          • 换取较小的电流增加，从而实现显著的面积节省
      • 在SPICE中评估电路
        • 始终从小信号仿真开始，以简化调试过程
  • 选择开关
    • 传输门开关的设计通常包括两个步骤
      • 调整P通道的尺寸以最小化VIN范围内的导通电阻变化
      • 同时增大或减小n沟道和p沟道的尺寸（按相同的比例），以获得所需的导通电阻