Mos开通分析

Mos开通分析思维导图，包括产生突变的两个条件、Mos管概述、Mos开通详解、开通损耗等内容，很详细清晰，值得收藏。

26、Mos开通分析

• 前言
  • 干扰源
    • 开关电源或者说DCDC电路会产生辐射或者传导干扰，本质的原因 是因为这块电路里面产生了电压或者电流的突变 这些突变，如果我们把它想象成一脉冲信号的话，它里面是不是蕴藏了各个频率的信号，包括高频的和低频的。
  • 路径
    • 这些干扰就有可能通过电路中的影子回路，或者说空间辐射传导出去
  • 解决方法
    • 从干扰源的角度入手，把干扰遏制在萌芽中，再进行相关电路整改的时候，就会事半功倍。
  • 产生突变的两个条件
    • 1、这个回路有高电压，流过大电流
    • 2、这个回路还周期性的发生开关动作
    • 比如：有高压，那么 dv 就比较大；有开关动作，那么 dt 就会比较小，结合起来就会构成严重的dv/dt，当然di/dt也类似。
• Mos管概述
  • 名称是：金属氧化物场效应晶体管 1、它是一个晶体管，但是三极管也是晶体管 2、它是场效应的晶体管，这里就和BJT不同了，BJT最核心的特征是不是通过Ib去控制Ic （它的名字里有一个场效应，这个场指得是电场） 图中红色的部分，简称沟道，当GS之间的电压达到一定幅值的时候，红色沟道就会建立起来，建立起来之后原来绝缘的部分，变成导体。 GS之间本质就是一个电容
  • 它是场效应的，或者说电场效应的，对吧。那么这个电场一旦建立起来以后，是不是就不需要再消耗能量了？
    • 相当于对栅极和源极之间的电容充满电了，或者说Cgs电容充满电了。 充满电了，栅极电压（G极）达到了一定电压幅值了，肯定也就不需要额外的能量了。这个地方就和三极管有不同，三极管（BJT）只要导通，那么就要有持续的 Ib电流
  • 不可能指望电容的电一直不放，所有的器件都有漏电流的。
  • 上升沿越陡，dv/dt,di/dt就会越大，电路中的干扰源也就会越严重，EMC也就会越难过。但是整个系统的效率会更高。 电路设计追求的是一个平衡
• Mos开通详解
  • G和 S之间存在电容效应，称为Cgs G 和 D 之间存在电容效应，称为 Cgd D和S之间也存在电容效应，称为Cds MOS的开通过程，就是 Cgs电压不断抬升，沟道逐渐建立的过程，直至沟道完全建立起来，Rdson达到极小值，实现开通MOS的目的
  • 给Cgs充电的一个回路，RC充电电路 当栅极电压变高以后，栅极电源是不是通过 Rg不断向Cgs充电，Cgs的电压不断升高 Cgs电压，在升高的同时，沟道是不是慢慢建起立起来了
    • Cgd才叫弥勒电容
  • • • t1~t2
      • Cgs电容不断被充电的时候，Vgs电压不断被抬升 当Vgs电压达到Vth的时候，MOS就开始有电流出现了（Vth为开启电压）
      • t1时刻：如果非要对应MOS 内部的示意图的话，大概应该是这个三角形呈现到一定程度的时候。
      • 三角形（红色部分表示电子）还没有像图中那么大，DS之间刚刚有电流通过。
      • 上图中的t2时刻：随着Vgs电压的提高，这个三角形越长越大（填充的电子越来越多），达到了上图中的时候，DS之间的电流就达到了最大值。
      • 那有同学就问了，三角形的顶点到D端那么长的距离怎么会有电流流过呢？ 它确实可以流过电流，D端的高压，可以把电子吸引到它那里去 想深入了解的话大家可以去看看拉扎维的CMOS分析
    • • t2~t3
      • t2时刻以后，就是所谓的平台区了，不断地延长图中方框中红色区的长度
    • • t3以后
      • 平台区结束以后，沟道大概应该是这样样子，也就是沟道不断生长
      • 平台区的驱动电源通过Rg的传递给MOS的能量，主要就干这个事情了
    • • t3这个时候以后，虽然DS之间的压差已经很小了，但是沟道并没有完全建立起来，
      • 继续加大 Vgs的电压，就如上图所示，把 Vgs 电压提高到9-12V 的样子，进一步完善沟道，降低MOS的Rdson。
      • 最后完全导通的沟道应该是这个样子的
    • 都是想象图，方便大家理解，实际的MOS开通过程肯定要复杂得多
• 开通损耗
  • 从整个系统效率提升的角度看，这个开通时间是不是越短越好 时间越短，MOS本身的发热也会越少
  • MOS主要发热的时候，就在t1到t3之间 t1-t2，电流达到最大值了，这个时候Vds依然很高。 t2-t3，Vds开始下降了，但是Id全称都是Imax了。 t3之后，MOS基本上可以认为已经完全导通了，Vds非常小 这段时间MOS是最容易发热的，处理不好，就有可能炸掉。 从直觉上看，我们肯定要缩短这个时间，这样这段时间的交叉损耗会最小。 MOS发热没那么严重，散热成本可以省，甚至MOS管的封装也可以选择小型号的。
  • 如何减少t1到t3的时间，减小损耗
    • 1、把Rg减小，加快充电速度 2、增大驱动电压
    • MOS 的 Cgs 电容的充电电压是有阈值要求的 Vgs电压超过+/-25V的时候，MOS的GS端就有可能被击穿
    • Rg能够无限制的减小么？ 上这里不能的，因为太快了，平台区会有震荡，这个现象又称为是振铃现象 电路震荡，需要满足什么条件？ 一个二阶电路，也就是有电感，有电容，有了二阶电路这个条件之后，还得有交流信号源di/dt,dv/dt
    • L来自哪里呢？C来自哪里呢 主要来自大家画板子的时候导线上的寄生电感，平时这些寄生电感引不起注意，但是当存在剧烈电流或者电压变化的时候，就不容忽视了, 最容易发生震荡的地方，就是主回路，比如D端 这个震荡，就会通过米勒电容传递到 MOS 的栅极，造成 Vgs 的震荡，这也就是振铃产生的原因 把Rg加大一些，管子是不是开通就没有那么快了，管子开通没有那么快,di/dt,dv/dt小一些，LC电路是不是更不容易起振了
    • 减小了Rg，未必有效果 各种滤波电容加上，延缓D端的dv/dt,di/dt,进一步降低LC震荡的可能
  • 措施
    • 减小Rg
    • Layout的时候，回路面积尽可能小，减小寄生电感
    • 电路设计来说，有一个准则，就是在平台区 Vgs 不震荡的前提下，开通的速度越快越好