计算机组成原理

计算机组成原理最全导图,自学计组两个月的总结

系统总线
系统总线
系统总线
计算机组成原理
计算机系统概论
组成
软件
硬件
系统软件
应用软件
标准程序库
语言处理程序
操作系统
服务程序
数据库管理系统
网络软件
科学计算
数据处理
过程控制
事务管理
冯·诺依曼计算机
组成部件
运算器
存储器
控制器
输入设备
输出设备
定义
如何实现计算机体系结构所体现的属性
中央处理器(Central Processing Unit,CPU)
I/O设备(Input/Output Equipment)
主存储器
辅存储器
存储体M
存储器地址寄存器(Memory Address Register,MAR)
存储器数据寄存器(Memory Data Register,MDR)
算术逻辑单元(Arithmetic Logic Unit,ALU)
累加器(Accumulator,ACC)
乘商寄存器(Multiplier-Quotient Register,MQ)
操作数寄存器(X)
控制单元(Control Unit,CU)
程序计数器(Program Counter,PC)
指令寄存器(Instruction Register,IR)
技术指标
机器字长
存储容量
运算速度
CPU一次能处理数据的位数,与CPU寄存器位数有关
存储单元个数×存储字长
存储单元个数
MAR的位数
存储字长
MDR的位数
吉普森法
MIPS(Million Instruction Per Second,百万条指令每秒)
CPI(Cycle Per Instruction,执行一条指令的时钟周期,即机器主频的倒数)
FLOPS(Floating Point Operation Per Second,浮点运算次数每秒)
主存储器
体系结构
概念性的结构与功能特性
层次结构
虚拟机器M4(高级语言机器)
虚拟机器M3(汇编语言机器)
虚拟机器M2(操作系统机器)
传统机器M1(机器语言机器)
微程序机器M0(微指令系统)
概念
存储程序
特点
指令和数据同等地位,按地址寻访
指令和数据均用二进制数表示
指令
操作码
地址码
指令顺序存放
运算器为中心
指令集
数据类型
存储器寻址技术
I/O机理
工作步骤(P10)
系统总线
概念
分类
特性
性能指标
部件互连方式
分散连接
总线连接
I/O设备与主机之间连接不灵活
同一时刻,只能有一个部件向总线发送信息,
而多个部件可同时从总线上接收相同信息
双总线结构框图(P41)
按数据传送方式
并行传输总线
串行传输总线
数据宽度:8,16,32,64...位
按使用范围
计算机总线
测控总线
网络通信总线
按连接部件
片内总线
芯片内部的总线
系统总线(板级总线)
定义
CPU,主存,I/O设备间的信息传输线
按传输信息分类
数据总线
地址总线
控制总线
传输各部件之间的数据信息
双向
位数与机器字长,存储字长有关
数据总线位数:数据总线宽度
指明CPU欲访问的存储单元或I/O接口地址
单向,由CPU输出
位数与存储单元的个数有关,logN
发送控制信号,决定不同时刻各部件对总线是否具有使用权
单/双向
常见控制信号
时钟:同步操作
复位
总线请求/允许
中断请求/响应
存储器写/读
I/O写/读
传输响应
寄存器之间
寄存器与ALU之间
通信总线
定义
计算机系统之间或计算机系统与其他系统间的通信
按传输方式
串行通信
并行通信
单条1位宽
多条1位宽
近距离
远距离
机械特性
电气特性
功能特性
时间特性
机械连接方式
信号
输出信号:由CPU发出
输入信号:送入CPU
电平
高低电平代表1或0
不同线功能不同
总线中任何一根线上的信号只在某一时间段内有效,信号时序图
总线宽度
数据总线的宽度,用bit表示
总线带宽
数据传输速率,MBps(兆字节每秒)
时钟同步/异步
总线上数据与时钟是否同步工作
总线复用
一条线上传输多种信号
信号线数
控制方式
总线标准
系统,模块间互连的标准界面,透明性,
任一方只需根据标准完成自身一方接口的功能,
无需关注对方接口与总线的连接要求
举例
ISA
EISA
VESA
PCI
AGP
RS-232C
USB(Universal Serial Bus,通用串行总线)
即插即用
连接能力强
传输率高
标准统一,减少PC插槽
轻巧
总线结构(P52)
单总线
多总线
总线控制
判优控制(仲裁逻辑)
通信控制(P59)
定义
多个主设备同时要使用总线时,由总线控制器
按一定逻辑确定哪个主设备能使用总线
方式
集中式
分布式
定义
将控制逻辑集中在一处,如CPU
定义
将控制逻辑分散在各个部件上
仲裁方式(P58)
链式查询
计数器定时查询
独立请求
定义
如何获知传输开始和传输结束,通信双方如何配合
总线周期
1.
申请分配阶段
2.
寻址阶段
3.
传数阶段
4.
结束阶段
方式
同步通信
异步通信
不互锁
半互锁
全互锁
半同步通信
分离式通信
存储器
概述
存储器分类
按存储介质
1.
半导体存储器
2.
磁表面存储器
3.
磁芯存储器
4.
光盘存储器
易失
非易失
按存取方式
1.
随机存储器(Random Access Memory,RAM,主存采用)
2.
只读存储器(Read Only Memory,ROM)
3.
串行访问存储器
静态RAM(触发器)
动态RAM(电容)
MROM
PROM
EPROM
EEPROM
Flash Memory
顺序存取存储器(磁带)
直接存取存储器(磁盘)
按作用
主存
辅存
闪存(Flash Memory)
缓存(Cache)
RAM
ROM
磁盘
磁带
光盘
存储器的层次结构
缓存-主存层次
主存-辅存层次
解决CPU和主存速度不匹配的问题
解决存储系统的容量问题
虚拟存储系统
主存储器
概述
基本组成(P72)
存储体
MAR
MDR
译码器
驱动器
控制电路
读写电路
存储单元地址分配(P73)
按字寻址
按字节寻址
技术指标
存储容量
存储速度
二进制代码总位数=存储单元个数×存储字长
字节总数=存储单元个数×存储字长/8
存储器带宽
存取时间
存取周期
定义
启动一次存储器操作(读/写)到完成该操作所需的全部时间
分类
读出时间
写入时间
存储器进行连续两次独立的存储器操作所需的最小间隔时间
通常存取周期大于存取时间
定义
单位时间内存储器存取的信息量
如何提高
缩短存取周期
增加存储字长
增加存储体
半导体存储芯片(P74)
基本结构
存储矩阵
地址线
数据线
控制线
读/写控制线
片选线
译码驱动
读写电路
读出放大器
写入电路
单向
位数与芯片容量有关
双向
位数与读出和写入的数据位数有关
共同反映存储芯片的容量:2^A * D
根据片选信号来确定选择哪个芯片
定义
把地址总线送来的地址信号翻译成对应存储单元的选择信号
方式(P75)
线选法
重合法
低电平写,高电平读
用一根字选择线直接选中一个存储单元的各位(一个字节)
结构简单
容量有限
由X,Y两个方向的地址决定哪一位被选中
随机存取存储器(RAM)(P76)
静态RAM(Static RAM,SRAM)
动态RAM(Dynamic RAM,DRAM)
基本单元电路(P77)
定义
存储器中用于寄存0和1代码的电路
组成
由MOS管组成的触发器
行地址选择
列地址选择
读写原理(P77)
读写时序(P78)
基本单元电路(P81)
共同特点
靠电容存储电荷的原理来寄存信息
方式
三管式
单管式
漏电,因此必须进行刷新/再生过程
读写原理(P81)
读写时序(P84)
刷新
定义
先将原信息读出,再由刷新放大器形成原信息并重新写入的再生过程
刷新周期
规定在一定时间内必须对DRAM的全部基本单元电路作一次刷新,一行行进行
方式
集中刷新
分散刷新
异步刷新
定义
在规定的刷新周期内,对全部存储单元集中一段时间逐行刷新,停止读写操作
死时间/死区
死时间率
不能进行读写操作的时间
定义
对每行存储单元的刷新分散到每个存取周期内完成
不存在停止读写操作的时间,但是存取周期变长,降低系统速度
定义
结合集中和分散的特点,每隔最大刷新间隔/行数的时间就刷新一行
优点
缩短死时间
充分利用最大刷新间隔
从根本上提高整机的工作效率
DRAM和SRAM的对比
DRAM
SRAM
集成度高
芯片引脚少
功耗低
价格便宜
速度慢
需配置再生电路,消耗额外功率
集成度低
芯片引脚多
功耗高
价格昂贵
速度快
广泛应用于主存
广泛应用于Cache
只读存储器(ROM)(P88)
原始定义
一旦注入原始信息后不能改变
改变
随着用户需要,能够任意修改原始信息
基本器件
MOS
TTL
种类
掩模ROM
PROM
EPROM
EEPROM
Flash Memory
用行列交叉处有无耦合元件MOS管区分0和1,无法改变原始状态
一次性编程
熔丝
未断为1
烧断为0
可擦除可编程
浮动栅
擦写方式
紫外线照射
电气方法
既可局部擦写又可全部擦写
定义
闪速存储器,快擦型存储器
特点
可擦写
非易失
擦写速度快
高速编程
适用场景
需要周期性的修改存储信息的应用场合
存储器与CPU的连接
存储容量的扩展(P92)
位扩展
字扩展
字,位扩展
增加存储字长
增加存储器字的数量
连接步骤(P94例题4.1-4.3)
根据地址范围写出二进制地址码,确定总容量
选择存储芯片
ROM:系统程序
RAM:用户程序
分配地址线
连接数据线
字/位扩展
连接读写命令线
连接片选线
关键
高读低写
访存控制信号(MREQ)
片选有效信号
低电平有效
使用CPU上未与存储器连接的高位地址与访存控制信号
共同产生片选信号,通常需要运用逻辑电路
存储器的校验(P100)
方法
为发现并纠正数据存储过程中可能发生的错误,
将原数据配成汉明编码
汉明编码
纠错理论
L-1 = D+C
2^k >= n+k+1
配置过程
配偶原则
配奇原则
纠错过程(P102例题)
高速缓冲存储器(Cache)
解决的问题
避免CPU和I/O设备争抢访存
主存与CPU的速度不匹配
基本结构(P110)
性能指标
命中率
CPU要访问的信息已在Cache内的比率
h=N_c/(N_c + N_m)
平均访问时间
T_a=hT_c + (1-h)T_m
访问效率
e=T_c/T_a
工作原理(P112)
Cache存储体
地址映射变换机构(P117)
替换机构
读写操作
读操作
写操作
写直达法
写回法
1.
CPU发出主存地址
2.
判断是否命中(通过地址映射变换机构)
命中
直接访问Cache,将该字送入CPU
未命中
访问主存,将该字传给CPU,判断Cache是否满
Cache未满
Cache已满
将该字存入Cache
执行替换算法,将该字存入Cache
数据既写入Cache又写入主存
主存与Cache内容始终一致
访存次数增加
只写入Cache但不写入主存
Cache数据被替换时才写回主存
Cache的每一块都要增加标志位
写操作时间就是访问主存的时间
写操作的时间就是访问Cache的时间
改进
增加级数
分立
单一缓存
两级缓存
片内缓存
片外缓存
统一缓存
分立缓存
指令Cache
数据Cache
定义
由主存地址映射到Cache地址
方式(P120例题4.8-4.11)
直接映射
全相联映射
组相联映射
映射关系固定
不灵活
较灵活
比较次数多
上述两种方式的折中
二路组相联,四路组相联……
先进先出(FIFO)
近期最少使用(LRU)
随机法
辅助存储器
磁表面存储器
光盘存储器
技术指标
记录密度
存储容量
平均寻址时间
数据传输率
误码率
平均找道时间
平均等待时间
磁头寻找目标磁道的时间
找道磁道后,磁头等待目标区段旋转到磁头下方的时间
磁记录原理(P125)
磁记录方式(P126)
举例
硬磁盘存储器
软磁盘存储器
磁带存储器
分类
固定磁头
移动磁头
结构
磁盘控制器
磁盘驱动器
盘片
记录格式
定长记录
台号
磁道号
盘面号
扇段号
柱面号
磁头号
不定长记录
起始标志
间隙
磁道地址块
间隙
磁道标识块
间隙
数据块
循环冗余校验码
原理
应用激光在某种介质上写入信息
利用激光读出信息
分类
只读型
只写一次型
可擦写型
结构
控制器
驱动器
盘片
各种辅存比较
光盘
非接触式读写,耐用性高
可靠性高
记录密度高
写入速度低
互换性好
价格贵
硬磁盘
容量大
速度快
软磁盘
容量小
速度慢
不耐用
磁带
容量大
速度慢
价格低
硬盘的后备存储器
主存的后备存储器
逐渐被淘汰
硬盘的后备存储器
输入输出系统
概述
发展概况
分散连接阶段
接口模块和DMA阶段
接口
通道结构阶段
I/O处理机阶段
每个I/O设备均与CPU相连
串行方式交换信息
采用程序查询方式
通过接口模块与主机相连,总线结构
部分地并行方式
采用程序终端方式
DMA
直接存储器存取(Direct Memory Access)
I/O与主存直接交换信息
负责管理I/O设备以及实现主存与I/O设备交换信息
一个特殊的处理器
代替CPU,独立执行用通道指令编写的输入输出程序
独立于主机
完成各种功能
系统组成
I/O软件
I/O硬件
I/O指令
通道指令
带接口的系统
带通道的系统
操作码
命令码
设备码
判别代码
体现对I/O设备的具体操作
选择某一I/O设备
指明数据在主存中的首末地址
指明字节数
指明设备码以及命令码
接口模块
设备模块
多个设备控制器
多个设备
与主机的联系方式
I/O设备编址方式
设备寻址
传送方式
联络方式
连接方式
统一编址
不统一编址
将I/O地址看作存储器地址的一部分
访问I/O类似于访存
I/O地址与存储器地址分开
需设I/O专用指令
设备选择电路
串行
并行
立即响应
异步应答
同步时标
解决I/O设备与主机工作速度不匹配的问题
并行
串行
要求I/O设备与CPU工作速度完全同步
辐射式(分散式)
总线式
决定I/O设备的增删能力
与主机信息传送的控制方式
1.
程序查询方式
2.
查询中断方式
3.
直接存储器方式(DMA)
4.
I/O通道方式
5.
I/O处理机方式
CPU不断查询I/O设备是否已经做好准备
串行
CPU启动I/O设备后,继续执行自身程序
I/O设备准备就绪后向CPU发出中断请求
需要编制中断服务程序
主存与I/O设备交换信息时,无须调用中断服务程序
DMA和CPU同时访存时,CPU让出总线占有权
窃取/挪用
I/O设备(P166)
概述
结构
设备控制器
机电磁光部件
分类
人机交互设备
信息存储设备
机-机通信设备
输入设备
键盘
鼠标
触摸屏
……
输出设备
显示设备
打印设备
……
其他
I/O接口
概述
定义
主机与I/O设备间设置的一个硬件电路及其相应的软件控制
设置理由
1.
多台设备
2.
速度差异
3.
串并相异
4.
电平不同
5.
控制信号
6.
监视状态
实现设备选择
实现数据缓冲
实现串并转换
实现电平转换
传送控制命令
查询工作状态
基本组成(P190)
设备选择电路
数据缓冲寄存器DBR
命令寄存器和命令译码器
设备状态标记
总线连接
数据线
设备选择线
命令线
状态线
选址功能
传送数据的功能
完成触发器D
工作触发器B
中断请求触发器INTR
屏蔽触发器MASK
反映I/O设备工作状态的功能
传送命令的功能
接口类型
按数据传送方式
按功能选择的灵活性
按通用性
按控制方式
并行
串行
可编程
不可编程
通用
专用
程序型
DMA型
低速I/O
高速I/O
程序查询方式
程序查询流程(P191)
指令流程
1.
测试指令:查询I/O设备是否准备就绪
2.
传送指令:I/O设备准备就绪,执行传送指令
3.
转移指令:若I/O设备未准备就绪,执行转移指令,转至测试指令
程序流程
1.
CPU保护寄存器内容
2.
设置计数值
3.
设置欲传送数据在主存缓冲区的首地址
4.
CPU启动I/O设备
5.
调取设备状态标志至CPU测试I/O设备是否准备就绪
6.
CPU执行I/O指令,读取/写入数据至数据寄存器,状态标志复位
7.
修改主存地址
8.
修改计数值
原码减一
补码加一
9.
若计数值不为零,则继续传送
10.
结束,执行现行程序
程序查询方式的接口电路(P192)
工作过程
1.
指令设备码通过地址线送至设备选择电路
2.
输出SEL有效
3.
完成触发器D置0
4.
B触发器启动设备工作
5.
输入设备将数据传送到数据缓冲寄存器
6.
传输结束,将D置1,B置0,表示外设准备就绪
7.
D触发器以准备就绪状态通知CPU,表示数据缓冲满
8.
数据缓冲寄存器内数据传送到CPU的通用寄存器,再存入主存
程序中断方式
中断
执行程序时,当出现异常情况或特殊请求时,计算机停止线性程序运行
转向对其处理,处理结束后再返回到先行程序的间断处
I/O中断产生原因
适应I/O设备工作速度低的问题
程序中断方式接口电路(P198)
设备选择电路
触发器D
触发器B
数据缓冲寄存器
程序查询方式的接口电路
中断请求触发器(INTR)和中断屏蔽触发器(MASK)
排队器
中断向量地址形成部件(设备编码器)
工作过程(P198)
CPU响应中断的条件
CPU中允许中断触发器EINT为1(开中断)
CPU响应中断的时间
每条指令执行阶段的结束时刻
I/O中断处理过程
1.
CPU发出启动I/O的命令,将接口B置为1,D置为0
2.
输入设备开始工作
3.
输入设备将数据送入BR
4.
输入设备向接口发出设备工作结束信号,将D置为1,B置为0,准备就绪
5.
当D=1,MASK=0,在指令执行阶段的结束时刻,CPU发出中断查询信号
6.
设备中断请求触发器INTR被置为1,标志设备向CPU提出中断请求
7.
INTR送至排队器,进行中断判优
8.
若EINT=1,设备又被排队选中,则进入中断响应阶段,由中断响应信号INTA将排队器输入送至编码器形成向量地址
9.
向量地址送至PC,作为下一条指令的地址
10.
转至该设备的服务程序入口地址,进入中断服务阶段,将BR中数据送至CPU的通用寄存器,再存入主存单元
11.
中断服务程序最后一条指令为中断返回指令,即中断返回至原程序的断点处
中断请求
中断判优
中断响应
中断服务
中断返回
中断服务程序的流程
1.
保护现场
2.
中断服务
3.
恢复现场
4.
中断返回
保存程序的断点
保存通用寄存器和状态寄存器的内容
隐指令
进栈
将中断现场恢复到原来的寄存器中
取数或出栈
返回到原程序的断点处
中断服务程序分类
单重中断
多重中断
DMA方式
概述
主存和DMA间由一条直接的数据通路
适合高速I/O设备或辅存与主存直接的信息交换
DMA与主存进行信息交换的方法
停止CPU访问主存
周期挪用(窃取)
DMA与CPU交替访问(不常用)
DMA要访存时,CPU放弃对总线的使用权
控制简单
CPU利用率低
情况
1.
CPU不访存,不影响
2.
CPU正在访存,待存取周期结束后再让出总线占有权
3.
同时要求访存,I/O窃取一两个存取周期
CPU效率高
适用于I/O设备读写周期大于主存周期的情况
为DMA和CPU专门