导图社区 第六章时序逻辑电路
时序逻辑电路包含组合逻辑电路和存储电路两个部分——含有记忆元件（最常用的是触发器）输出状态必须反馈到组合电路的输入端，与输入信号一起，共同决定组合逻辑电路的输出——具有反馈通道。
集成电路（integrated circuit）是一种微型电子器件或部件。采用一定的工艺，把一个电路中所需的晶体管、电阻、电容和电感等元件及布线互连一起，制作在一小块或几小块半导体晶片或介质基片上，然后封装在一个管壳内，成为具有所需电路功能的微型结构；
CMOS逻辑电路代表互补的金属氧化物半导体(Complementary Metal-Oxide-Semiconductor)，它指的是一种特殊类型的电子集成电路(IC)。
这是一篇关于自控力的思维导图，当我们将意志力挑战看成是衡量道德水平的标准时，善行就会允许我们做坏事。为了更好地自控，我们需要忘掉美德，关注目标与价值。
社区模板帮助中心，点此进入>>
第六章 时序逻辑电路
概述
Def时序逻辑电路：任意时刻的输出信号不仅取决于当时的输入信号，而且还取决于电路原来的状态。
时序逻辑电路包含组合逻辑电路和存储电路两个部分——含有记忆元件（最常用的是触发器） 输出状态必须反馈到组合电路的输入端，与输入信号一起，共同决定组合逻辑电路的输出——具有反馈通道。
分类
同步时序电路与异步时序电路
同步：存储电路中所有触发器的时钟使用统一的clk,状态变化发生在同一时刻
异步：没有统一的clk,触发器状态的变化有先有后
Mealy型和Moore型
米利（Mealy）型：Y=F(X,Q),与X，Q有关
穆尔（Moore）型：Y=F(Q),仅取决于存储器的状态
米利型比穆尔多输入A
分析方法
同步时序电路
表达
仨方程
驱动方程：存储电路中每个触发器输入信号的逻辑函数式，J=F(Q),K=F(Q)
状态方程：将驱动方程代入相应触发器的特性方程，求得每个触发器的状态方程，从而得到由这些状态方程组成的整个时序电路的状态方程组,将驱动方程代入JK触发器的特性方程中，得出电路的状态方程.Q*=F(Q)
输出方程：根据逻辑图写出电路的输出方程Y=F(Q)
状态转换表
状态转换图：根据上边仨方程从000开始，A/Y的不同值用上仨方程判断下一个状态Q*，循环至所有数都
寄存器
Def：寄存一组二进制数码的逻辑部件
基本性质：具有存储 + 移位功能 在移位脉冲的作用下，依次左移或右移 还可以实现数据的串行－并行转换、数值运算以及数据处理等。
exa：双向移位寄存器74LS194A
两片74LS194A构成8位双向移位寄存器
特点： clk共用 S0、S1共用 Rb‘共用
clk产生一个脉冲，就将一位数码移入寄存器中
计数器
改造任意进制计数器
M<N的情况
同步
5进制同步置数
异步
5进制异步复位置零
M>N的情况
整体置零法
29进制计数器
整体置数法
1.N进制计数器的顺序计数过程中，若设法使之跳过（N－M）个状态，就可以得到M进制计数器 2.异步法返回端为RD’,则不能置数，初态为0000 同步法返回端为LD才可以设置初态。 3.计数器芯片同步，异步的区别在于返回端为 LD'orRD' 4.异步几进制返回数就是几，同步几进制、返回进制数减一。 5.同步相比于异步的优势是更快
环形计数器
环形计数器是将移位寄存器首尾相接，则在时钟脉冲信号作用下，数据将循环右移， 是反馈函数中最简单的一种，其D0=Qn－1；计数长度等于触发器个数。
扭环形计数器
特点： n位移位寄存器构成的扭环型计数器的有效循环状态为2n个，比环形计数器提高了一倍; 在有效循环状态中，每次转换状态只有一个触发器改变状态，这样在将电路状态译码时不会出现竞争－冒险现象; 虽然扭环型计数器的电路状态的利用率有所提高，但仍有2n－2n 个状态没有利用。
同步时序电路和异步时序电路比较,其差异在于后者没有统一的时钟脉冲控制
