ADS1256

ADS1256数据手册解析--时序图，内容有SCLK时钟信号对高低电平的要求、DIN/DOUT串行接口时序、寄存器读写的操作时序。

ADS1256

• 数据手册解析
  • 引脚端口
  • 时序图
    • SCLK时钟信号对高低电平的要求
      • SCLK的高电平和低电平持续时间最小是200ns
    • DIN/DOUT串行接口时序
      • 特点：FPGA在SCLK的上升沿开始发数据到DIN端口，这样才能保证DIN能够在SCLK下降沿被ADS1256芯片采集到；
      • 特点：ADS1256在SCLK的上升沿开始发数据到DOUT端口，这样才能保证DIN能够在SCLK下降边沿被FPGA采集到；
    • 寄存器读写的操作时序
      • RDATA命令写完之后，t6的时间为6.51us
      • sclk的时钟周期最小不得小于520.83ns