混合键合对3D堆叠模具测试的影响

混合键合作为Chiplet互连领域的下一代核心技术，被视为3D芯片堆叠的未来发展方向，在提升芯片性能和集成度方面具有巨大潜力。然而，其大规模量产正面临着两大棘手的难题，严重制约着它的商业化进程。测试难是首要问题。由于小节距焊盘无法直接进行测试，若要实现测试功能，就需要牺牲芯片面积并增加成本，这对于追求高集成度和低成本的市场需求来说，无疑是一个巨大的矛盾。修复难同样不容忽视。颗粒缺陷极易引发集群故障，传统的绕行方案在这种情况下完全失效。一旦出现此类故障，芯片可能面临整体报废的风险，导致生产成本的急剧上升和良率的大幅下降。本文对混合键合的影响进行了系统分析，涵盖了键合工艺流程、失效模式以及测试方案等多个关键方面。在测试方案中，提出了键合前探针测试、互连修复技术等创新思路。同时强调，现有的测试与修复体系必须进行全面重构，以适应混合键合技术的特殊需求。否则，这些技术瓶颈将严重阻碍混合键合技术的大规模商业化应用。尽管面临诸多挑战，但混合键合的发展前景依然确定。要实现技术的突破和大规模量产，需要芯片设计、制造、测试等全产业链环节的协同合作，共同攻克测试与修复难题，推动混合键合技术走向成熟。

混合键合对3D堆叠 模具测试的影响

• 1、研究背景
  • 传统3D封装：微凸点技术节距局限：5um
  • 混合键合
    • 可做到200nm的极小节距
    • 性能优势明显，有望走向量产，逐步取代微凸点
    • 技术转型带来挑战，以及应对解决方案
  • 微凸点与 混合键合差异
    • 1. 混合键合是面面对齐，微凸点是点对齐
    • 2. 混合键合能塞进多几倍的连线
    • 3. 混合键合要求晶圆级抛光和精准对准，难度极大
• 2、小节距混合键合
  • 3D互连
    • 垂直互连
      • 1、小节距密度阵列 2、互联长度短，信号传输快
      • 矩形阵列
        • 每个焊盘只有上下左右4个直接邻居
        • 水平、垂直节距是p，对角线邻居距离是√2 p
        • 外轮廓是标准的矩形
      • 六边形阵列
        • 每个焊盘有6个等距的直接邻居
        • 所有邻居的中心距离都是p
        • 外轮廓矩形，内部拓扑结构是六边形
        • 核心优势：密度更大，所有焊盘等距，简化信号完整性设计
  • 互连技术 演进路线
    • 传统微凸点
      • 现状：传统微凸点技术已经发展到物理极限，互连节距最小约 5μm
      • 瓶颈：节距无法再缩小
    • 混合键合
      • D2W混合键合
        • 介绍D2W：将晶圆切割为单颗Die，筛选出良品Die，逐颗精准贴装到未切割的晶圆上完成键合 1、可混搭不同功能/工艺的芯片 2、通过Die级筛选大幅提升堆叠良率 3、贴装速度慢、成本高，互连节距难以达到W2W 的极致水平
        • 时间线：自2019年起
        • 技术突破： 1、互连节距从约 20μm 逐步缩小至0.5μm 2、互连密度指数级增长
      • W2W混合键合
        • 介绍W2W：两片未切割的完整晶圆，面对面精准对准后整体键合，键合完成后再统一切割成单颗芯片 1、可实现极致小的互连节距、极高的互连密度与传输速度，批量键合成本最低 2、只要一片晶圆有坏点，对应堆叠芯片直接报废
        • 时间线：2015年开始研发
        • 技术突破： 1、互连节距从20μm，预计到 2029 年将达到100nm 级 2、互连密度实现万倍级密度提升
  • W2W小节距 混合键合工艺流程
    • 1、晶圆制备：晶圆抛光整平，铜焊盘轻微凹陷
    • 2、室温键合：室温精准对准贴合，靠范德华力把两片晶圆粘在一起
    • 3、高温退火：高温退火让介质层形成永久共价键，同时铜膨胀填满间隙，实现Cu-Cu直接互连
• 3、失效模式与缺陷
  • 技术研发阶段 &HVM测试
    • 仍处于技术探索阶段
    • 缺陷分类
      • 全片失效的系统性问题通过工艺改进根治
      • 仅影响单颗芯片的随机偶发缺陷通过量产测试筛选
  • 晶圆表面地形结构
    • 工艺要求： 1、SiCN 介质层 2、Cu焊盘
  • (1)颗粒缺陷
    • 1、颗粒本质：两个键合面间的粒子 2、失效原因：键合间距过大——阻碍Cu焊盘键合 3、结果：成簇硬/弱开路
    • 解决方案
      • W2W键合：晶圆清洗效果极佳，颗粒并非主要问题
      • D2W 键合：芯片搬运过程会引入颗粒，在测试环节重点检测与筛选
  • (2)键合工具对准偏差
    • 1、有相应对准需求 2、失效原因及后果：铜-铜重叠区域过窄——>弱/硬开路 铜焊盘间隙过小——>弱/硬短路 3、解决方案：在粘合器方面进行改进
  • (3)铜焊盘腐蚀
    • 1、现象：铜腐蚀 2、失效原因：电化学效应导致Cu凹陷超过 5nm，在节距< 300nm的小 焊盘上尤为严重，造成铜膨胀不足并引发弱开路。 3、解决方案：需通过工艺改进解决
• 4、故障模型与 测试向量生成
  • (1)DfT 基础设施用于测试应用
    • 1、依据：遵循IEEE 1838标准 2、设计：每个Chiplet/裸片的所有I/O端口，嵌入DWR组成边界扫描链 3、作用：为3D互连提供可控性和可观测性 4、原理：互连为纯导线特性，预期响应 = 输入激励 5、流程：Test pattern给Die1的DWR施加测试激励，信号通过3D互连 传输到Die2的DWR，预期响应应与输入激励完全一致。 6、价值：实现量产快速筛片，支持串行编码字故障定位
  • (2)互连自动测试向量生成
    • 1、原因：传统算法局限 2、难点：测不出轻微漏电和慢响应的问题 3、方案：加入新型算法：信号慢上升/慢下降，混合键合的测试从 “检 测是否导通” 升级到 “检测导通是否变慢”。
• 5、键合前探针测试 (通过混合键合焊盘实现)
  • 为什么要做键合前测试
    • 核心逻辑：一颗坏芯片会让整个堆叠报废
    • 2层堆叠实例
      • 1、无键合前测试（直接堆叠）：最终良率 = 64% 2、有键合前测试（先筛再堆）：良率 = 99.6%
  • 键合前测试
    • 硬件基础
      • 核心硬件：探针卡、晶圆探针台、专用测试晶圆
    • 困境
      • 1、底层芯片：焊盘大，可用传统探针卡直接测试
      • 2、非底层芯片
        • 1、焊盘为微凸点 / 混合键合，节距极小 2、传统探针物理上扎不进去 25μm/40μm 尚可测试， 3、imec 验证：≤25μm 无可行探针路线 10μm 节距探针卡几乎不可行
  • 可行测试方案
    • (1)直接探针测试混合键合焊盘：不改设计、可测焊盘本身；25μm 以下物理极限
    • (2)专用预键合测试焊盘：额外加一套大尺寸的专用探针焊盘； 占用大量的硅片面积，测试时间变长，测试成本上涨
• 6、Die-to-Die互连修复
  • (1)互连修复作用
    • 1、核心目的：绕开故障线路，大幅拉升堆叠良率 2、实现方式：芯片间互连线路预留少量备用互连 3、修复时机： 出厂量产测试阶段：发现坏线立即修复 芯片全生命周期：使用中出现故障可在线修复，延长寿命 4、修复方法：可以通过编程修复
  • (2)修复本质
    • 1、本质：并非真正修好坏线，而是绕开故障线路 2、整体效果：少量备用线即可挽救整颗芯片
  • (3)实例：UCIe 2.0半总线–32位
    • 单向32位数据总线 基础结构：基于 IEEE 1838 DWR 边界扫描链 scan-in /scan-out 实现线路故障检测
    • 设计与实现：用UCIe标准预留的2根备用线 把坏线的信号绕到备用线走
    • 故障修复示例
      • 故障点： 第 10 号、17 号线路开路 0–10 号：向左绕行，使用左侧备用线 11–16 号：正常直连，不受影响 17–31 号：向右绕行，使用右侧备用线
  • (4)设计两难
    • 1、传统方案：相邻线路绕行，路径短、时序延迟小；颗粒缺陷易导致连片故障，无法修复 2、优化方案：远距离备用线绕行，避开颗粒缺陷，修复可靠性高；路径长、时序延迟显著增大
• 7、总结
  • 混合键合是 Chiplet 互连 下一代主流技术 但量产面临两大致命挑战
    • 测试难：小节距焊盘无法直测，只能用专用牺牲焊盘，代价是面积、成本、时间全面上升。
    • 修复难：颗粒缺陷引发集群故障，传统绕行修复失效，性能与可靠性两难全。
    • 结论：混合键合前景确定，但测试与修复体系必须重构，否则无法支撑大规模量产。