数字逻辑思维导图

数字逻辑思维导图，包括它的设计方法、工具与语言、时序逻辑电路、数字逻辑基础、组合逻辑电路的相关内容。

数字逻辑

• 设计方法、工具与语言
  • 硬件描述语言：Verilog HDL
  • EDA工具：Vivado开发环境
  • 硬件开发板：FPGA开发板
  • 设计方法：抽象、层次化、模块化、迭代生成
• 时序逻辑电路
  • 锁存器与触发器
  • 时序逻辑电路基本概念、分析和设计
    • 基础
      • 触发器输入方程、输出方程
      • 状态表（一维表和二维表）
      • 状态图
        • 状态的编码
        • 传统状态图
        • 状态机图
          • 输入条件检查
          • 输出条件检查
    • 有限状态机
      • Moore型
      • Mealy型
  • 典型的时序逻辑电路
    • 定时计数器
    • 寄存器
• 数字硬件实现
  • CMOS开关模型：互补的结构
  • 可编程逻辑阵列：ROM、PAL、GAL、CPLD、FPGA
• 组合逻辑电路
  • 组合逻辑电路基本概念、分析与设计方法：门成本、基本时序分析
  • 典型的组合逻辑电路
    • 编码器
      • 普通编码器
      • 优先编码器
    • 译码器
      • 普通译码器，2-4译码器，3-8译码器
      • 显示译码器::七段数码管
      • 带使能端的译码器
      • 基于译码器的组合逻辑电路设计
    • 多路复用器
      • N路数据输入端，k路地址码输入端，一路数据输出端
      • 基于多路复用的组合逻辑电路设计
    • 算术运算电路
      • 1位加法器
        • 半加器HA
        • 全加器FA
      • 多位加法器
        • 串行进位加法器
        • 并行加法器
• 数字逻辑基础
  • 数制与编码
    • BCD码：8421码
    • 格雷码：循环码，相邻两个代码之间仅有一位不同，其余各位均相同
    • 奇偶检验码
    • 字符数字码：ASCII（7位）
    • 不同数制的表示以及相互转换
  • 逻辑代数以及化简
    • 基本规则：代入，反演，对偶
    • 标准形式：与或式（最小项）与（或与式）最大项
    • 化简
      • 代数公式法
      • 卡诺图法