FPGA计数器架构使用规则

明德扬网络班FPGA计数器的使用规则，包括规则1:三要素、规则2:初值为0、规则3:结束值为0、规则4:计数模板、规则5:命名规范、规则6:数值意义、规则7:取值格式等你二。

计数器规则

• 规则1:三要素
  • 1.初值
    • 计数器的默认值或者开始计数的值
      • 默认为0
  • 2.加一条件
    • 计数器执行加1的条件
      • 用信号表示而非语言
  • 3.结束值
    • 要计多少个数
  • 设计计数器，要逐一考虑这三个要素，初值肯定为0；再考虑加1条件；最后考虑结束值
• 规则2:初值为0
  • 所有计数器都统一从0开始计数，有助于我们阅读理解、方便使用，从而不用回头看具体代码才能清楚这个数值的含义
• 规则3:结束值为0
  • 每一轮计数周期结束后计数器变回0，这是为了计数器能够循环重复计数
• 规则4:计数模板
  • always块时序主体程序
    • 一般情况下不改动
    • 判断加一条件是否连续时要加清零条件
  • 加一条件
  • 结束条件
• 规则5:命名规范
  • 要求：命名必须符合规范
  • 加一条件前缀“add_”
  • 结束条件前缀“end_”
  • “cnt”表示计数器count
  • “en”表示某信号变1的条件
  • “flag”表示某信号的状态指示
• 规则6:数值意义
  • cnt=x-1:不表示数到x，也不表示数到x-1
  • cnt=x-1 && add_cnt：表示数到x
• 规则7:取值格式
  • 取某个数的时候，assign形式必须为：（加1条件）&&（cnt==计数值-1）
• 规则8:结束条件
  • end_cnt = add_cnt && cnt == x - 1
  • 结束条件必须同时满足加1条件，且结束值必须是x-1的形式
• 规则9:取值范围
  • 若要限定范围，推荐使用“>=”和“<”两种符号
• 规则10:向框架对齐
  • 加1条件必须与计数器严格对齐，其他信号一律向计数器对齐
  • 设计计数器的目的是为了方便产生输出信号（包括中间信号）
  • 建议直接对齐而非间隔对齐
  • 先建框架，再加门窗