导图社区 计算机组成原理之存储器
计算机组成原理之存储器知识梳理,包括存储器分类、存储器的层次结构、主存储器、高速缓冲存储器Cache等内容。
计算机组成原理之系统总线知识梳理,包括总线的基本概念、总线的分类、总线特性、总线控制、总线性能指标等等。
概率论与数理统计思维导图,包括随机事件及其概率、随机变量及其分布、多维随机变量及其分布、第四章 随机变量的数字特征等。
社区模板帮助中心,点此进入>>
互联网9大思维
组织架构-单商户商城webAPP 思维导图。
域控上线
python思维导图
css
CSS
计算机操作系统思维导图
计算机组成原理
IMX6UL(A7)
考试学情分析系统
存储器
存储器分类
按存储介质分类
半导体存储器
易失
TTL、MOS
磁表面存储器
磁芯存储器
光盘存储器
非易失
按存取方式分类
存取时间与物理地址无关(随机访问)
随机存储器RAM
可读/可写,主存都采用RAM
只读存储器ROM
只读,可用于系统程序区
存取时间与物理地址有关(串行访问)
顺序存取存储器
磁带
直接存取存储器
磁盘
按在计算机中的作用分类
主存储器
RAM
静态RAM
动态RAM
ROM
MROM
PROM
EPROM
EEPROM
闪速存储器(Flash Memory)
高速缓冲存储器(Cache)
辅助存储器
磁盘、磁带、光盘
存储器的层次结构
缓存—主存层次
解决CPU和主存速度不匹配的问题
主存—辅存层次
解决存储系统的容量问题
虚拟存储系统
主存储器—虚拟存储器
实地址—虚地址
物理地址—逻辑地址
概述
主存的基本组成
主存与CPU的联系
主存中存储单元地址的分配
主存的技术指标
存储容量
存放二进制代码的总位数
存储速度
存取时间
存储器的 访问时间
读出时间
写入时间
存取周期
连续两次独立的存储器操作(读或写)所需的 最小间隔时间
存储器带宽
位/秒
半导体存储芯片
容量
译码驱动方式
线选法
重合法
由X、Y两个方向的地址决定
随机存取存储器RAM
静态RAM(SRAM)
工作原理:触发器
动态RAM(DRAM)
工作原理:电容存储电荷
电容有电为"1",没电为"0"
分为
三管式
读出相反
写入相同
单管式
动态RAM的刷新
因为电容会漏电
刷新放大器
读放大器
跷跷板电路,两侧电平相反
刷新方式
集中刷新
一个刷新周期内全部刷新
刷新时间内不能进行读/写,"死时间"、访存"死区"
分散刷新
将刷新分散到每个存取周期,前半段读写、后半段刷新
无死区,但存取周期长了,系统速度减低了
异步刷新
前两种方式的结合,一次刷新一行,
将刷新安排在指令译码阶段,不会出现 “死区”
DRAM和SRAM的比较
掩模 ROM ( MROM )
行列选择线交叉处有 MOS 管为“1”,无为"0"
PROM (一次性编程)
熔丝断 为 “0”,熔丝未断 为 “1”
EPROM (多次性编程 )
可用紫外线擦洗,即驱散浮动栅
EEPROM (多次性编程 )
Flash Memory (闪速型存储器)
存储器与CPU的连接
存储容量的扩展
位扩展:增加存储字长
字扩展:增加存储器字的数量
写出对应的二进制地址码
确定芯片的数量及类型
分配CPU的地址线
形成片选信号
存储器的校验
编码最小距离
任意两组合法代码之间 二进制位 的 最少差异数
汉明码
一位纠错能力
奇偶检验
分组检验
三要素
汉明码和原码的相互转换
提高访存速度的措施
采用高速器件
采用层次结构 Cache –主存
调整主存结构
单体多字系统
增加了存储器的带宽
多体并行系统
高位交叉
体号—体内地址
提高存储器容量
地位交叉
体内地址—体号
提高带宽、访问速度
高性能存储芯片
SDRAM (同步 DRAM)
RDRAM
带 Cache 的 DRAM
高速缓冲存储器Cache
CPU 和主存(DRAM)的速度差异
避免 CPU “空等” 现象
主存和缓存按块存储
块的大小相同
主存块号写入Cache标记中
Cache –主存系统的效率
命中率
访问效率
平均访问时间
读写操作
写直达法
既写入Cache又写入主存
写回法
只把数据写入 Cache 而不写入主存
当 Cache 数据被替换出去时才写回主存
Cache-主存的地址映射
直接映射
某一 主存块 只能固定 映射到 某一 缓存块
速度快,不灵活
全相联映射
某一 主存块 能 映射到 任一 缓存块
成本高
组相连映射
某一 主存块 只能 映射到 某一 缓存 组 中的 任一块
替换算法
先进先出 ( FIFO )算法
近期最少使用( LRU)算法