第五章VHDL硬件描述语言

VHDL硬件描述语言知识总结，包括VHDL程序的基本（模型）结构、VHDL语言要素、VHDL最基本的描述语句等等。

第五章VHDL硬件描述语言

• 1.概述
  • 常用硬件描述语言简介
    • 1.逻辑描述层次
    • 2.设计要求
    • 3.综合过程
    • 4.对综合器的要求
    • 5.支持的EDA工具
    • 6.国际化程度
  • VHDL的优点
    • 1.覆盖面广，描述能力强，是一个多层次的硬件描述语言
    • 2.具有良好的可读性
    • 3移植性强
    • 4。本身的生命周期长
  • 不足之处：设计的最终实现取决于针对目标器件的编程器，工具的不同会导致综合器质量不一样。
• 2.VHDL程序的基本（模型）结构
  • 1.VHDL程序设计举例
  • 2.USE定义区
  • 3.ENTITY（实体）
    • 实体是设计设计实体的表层设计单元，其功能是对这个设计实体与外部电路进行接口描述，它规定了设计单元的输入输出接口信号或引脚，是设计实体经济封装后对外的一个通信界面。
  • 4.ARCHITECTURE BODIES（结构体）
    • 结构体的命名格式
    • 结构体说明语句
      • 结构体中的说明语句是对结构的功能描述，是在语句中将会用到的信号、数据类型、常熟、元件、函数和过程等加以说明的语句
• 3.VHDL语言要素
  • 1.IDENTIFIERS（标识符）
    • 1.短标识符
      • 规则：(1)必须以英文字母开头。（2）字符可以是大小、小写、数字（0-9）和下划线(-）.(3)下划线前后都必须有英文字母或数字（4）EDA工具综合、仿真时，短标识符不区分大小写（5）对VHDL的保留字不能用作标识符
    • 2.扩展标识符
      • 1.扩展标识符用反斜杠来定界2.允许包含图形符号、空格符3。反斜杠之间的字符可以用保留字4.扩展标识符的界定符两个斜杠之间可以用数字打头5扩展标识符中允许多个下划线相连6.扩展标识符区分大小写7.扩展标识符与短标识符不同
  • 2.DATA ONJECTS(数据对象)
    • 1.常量——是指那些设计描述中不会变化的值
    • 2.变量——仅在进程语句、函数语句、过程语句的结构中使用，变量是一个局部量，变量的赋值立即生效，不产生赋值延时
    • 3.信号——信号 是电子电路内部硬件实体相互连接的抽象表示
    • 4.文件——文件包含一些专门类型的数值，他不可以通过赋值来更新文件的内容。文件可以作为参数向子程序传递，通过子程序对文件进行读写
  • 3.DATA TYPES（数据类型）
    • 1.用户定义的数据类型——1.枚举类型2.整数类型3.实数类型4.数组类型5.记录类型6。时间类型
    • 2.用户定义的子类型
    • 3.数据类型转换
  • 4.VHDL语言的运算操作符
    • 1.逻辑运算符2.关系运算符3.加减并置运算符4.正负运算符
• 4.VHDL最基本的描述语句
  • 1.PROCESS STATEMENTS（进程语句）
  • 2.SEQUENTIAL(顺序描述语句)
    • 1.信号代入语句
    • 2.变量赋值语句
    • 3.IF语句
    • 4.CASE语句
    • 5.LOOP语句
    • 6.NEXT 语句
    • 7.EXIT语句
  • 3.CONCURRENT STATEMENTS(并行/并发同时语句)
    • 1.并行信号赋值语句
    • 2.条件信号赋值语句
    • 3.选择信号代入语句
• 5.VHDL的其他描述语句
  • 1.属性描述与定义语句
    • 1.数组的常用属性
    • 2.数据类型的常用属性
    • 3.信号的常用属性
  • 2.BLOCK语句—
    • 在大规模的电路设计中，用一个模块来描述全部电路是不方便的，所以通常希望把一个大电路分成若干个功能相对独立的模块来描述，这时就可以使用块
  • 3.COMPONENT语句
  • 4.CENERATE语句
  • 5.ASSERT STATEMENT（断言语句）
    • 1.顺序断言语句
    • 2.并行断言语句