数字电路基础

清华大学电子学教研组出版的数字电子技术基础的知识结构脑图，涵盖了七大章节，适合预习、复习、备考用。

数字电路基础

数制和码制

常用数制

十进制

二进制

八进制

十六进制

概述

数字电路处理的各类数字信号都由数码的形式给出

数码

表示数量大小

表示事物或者事物的状态

称为代码

数制

多位数码中每一位的构成方式、低位到高位的进位法则

码制

编制代码所遵循的规则

数制之间的转换

二-十

十-二

……

二进制算术运算

逢二进一

反码、补码、补码运算

反码

原码为正数

与原码一致

原码为负数

除符号位外其他数码取反

补码

原码为正数

与原码一致

原码为负数

除符号位外其他数码取反，末尾加1

常用编码

十进制代码

2421码

权值为2、4、2、1

5421码

权值为5、4、2、1

8421码

权值为8、4、2、1，故称为有权BCD码

余3码

由8421码加3(0011)后形成的，是一种“对9的自补码”

余3循环码

变权码、相邻代码间只有一位不同

格雷码

在一组数的编码中，若任意两个相邻的代码只有一位二进制数不同， 则称这种编码为格雷码（Gray Code）， 另外由于最大数与最小数之间也仅一位数不同， 即“首尾相连”，因此又称循环码或反射码。

代码转换过程中不会产生过渡噪声

美国信息交换标准代码ASCII

逻辑代数基础

概述

二值逻辑

只有两种对立逻辑状态的逻辑关系

逻辑运算

两个进制数码表示不同的逻辑状态时，他们之间可以按照某种因果关系进行的推理运算

布尔代数——逻辑运算的数学方法

逻辑代数中三种基本运算

与

或

非

逻辑代数的基本公式、常用公式

逻辑代数基本定理

代入定理

将另一个逻辑式代入逻辑式中所有A的位置，等式依然成立

反演定理

对偶定理

两逻辑式相等，则他们的对偶式也相等

逻辑函数及其描述方法

逻辑函数

任何一个具体的因果关系都可以用一个逻辑函数来描述

描述方式

真值表

逻辑函数式

逻辑图

波形图

各种描述方法的转换

逻辑函数的两种标准形式

最小项和最大项

最小项

n变量逻辑函数中，包含n个因子的乘积项m，n个变量均以原变量或反变量的形式在m中出现一次

最大项

n变量逻辑函数中，包含n个因子的变量之和M，n个变量均以原变量或反变量的形式在M中出现一次

最小项之和形式

标准与或式

最大项之积形式

标准或与式

逻辑函数化简方法

公式法

卡诺图法

QM法

具有无关项的逻辑函数及其化简

无关项

约束项

输入变量的取值不是任意的，而是具有一定约束的逻辑函数

把限制不能出现的变量取值表示为其对应最小项恒等于0的形式

称这些恒等于0的最小项为函数的约束项

任意项

输入变量在某些取值下函数值为0或1都可以，不影响功能。在这些变量的取值下，其值等于1的那些最小项称为任意项。

存在任意项的逻辑函数也称为不完全定义的逻辑函数

这些最小项写入逻辑函数与否都没有关系，可以写入或删除

无关项在化简中的应用

多输出逻辑函数的化简

在一个电路中表示多个逻辑函数时，可以化简出一些可供多个逻辑函数使用的公共项，而非一味地化简为最简形式，减少电路门数和连线数量。

逻辑函数形式的变换

变换为适应指定的门电路/器件的逻辑函数组合形式

可以完全由PLD自动实现

门电路

概述

门电路

实现基本逻辑运算和复合逻辑运算的单元电路

是数字集成电路中的基本单元

开关电路

单开关电路

功耗大

互补开关电路

功耗极低、得到广泛应用

逻辑

正逻辑

高电平为逻辑1，低电平为逻辑0

负逻辑

高电平为逻辑0，

数字集成电路

TI发明

片上系统SOC

集成到硅片上的数字系统

安集成度分类

小规模集成电路

中规模集成电路

大规模集成电路

超大规模集成电路

甚大规模集成电路

按工艺分类

双极性TTL

最早得到推广，功耗较大

用于小规模、中规模集成电路

单极型CMOS

功耗极低、非常适合用于大规模集成电路

按逻辑功能特点分类

标准化系列逻辑器件

专用电路

可编程逻辑器件PLD

内部的单元的连接通过写入编程数据来确定

半导体二极管门电路

CMOS门电路

TTL门电路

ECL集成电路

Bi-CMOS电路

不同类型数字集成电路间的接口

CMOS和TTL间的接口

TTL驱动CMOS

CMOS驱动TTL

不同逻辑电平电路间的接口

组合逻辑电路

概述

组合逻辑电路特点

分类

组合逻辑电路

输出仅取决于输入

时序逻辑电路

输出取决于输入还取决于电路工作状态

无存储能力

逻辑功能描述

输入输出之间可以用一组逻辑函数来表示

组合逻辑电路分析方法

组合逻辑电路的基本设计方法

逻辑抽象

写出逻辑函数式

选定器件类型

……

常用组合逻辑电路模块

编码器encoder

将一个二值代码编成一个对应的二进制代码

普通编码器

任何时刻只允许输入一个编码型号，否则会产生混乱

优先编码器priority encoder

允许同时输入两个以上的编码信号，但只对优先级最高的进行编码

译码器decoder

将每个输入的二进制代码译成对应的输出高低电平或另外一个代码，是编码器的反操作

二进制译码器

输入二进制代码，输出一一对应的高低电平信号

二-十进制译码器

输入BCD码，输出一一对应的高低电平信号

显示译码器

七段字符显示器

半导体数码管

共阴极

共阳极

工作电压低、体积小、寿命长，可靠性高

工作电流较大

液晶显示器

功耗极小，工作电压很低

亮度差，响应速度低

可以由TTL或CMOS集成电路直接驱动

BCD-七段字符显示译码器

将BCD代码直接译成数码管需要的驱动型号

数据选择器data selector/multiplexer,MUX

从一组输入数据中选出某一个来

加法器

1位加法器

半加器

不考虑有低位进位，将两个1位二进制数相加

全加器

将两个对应为的加数和低位进位一起相加

多位加法器

串行进位

依次将低位全加器的进位输出端CO连接到高位全加器的进位输入度CI

每一位的相加结果必须要等到低一位的进位到来才可以建立起来

运算速度慢

结构简单

超前进位

通过逻辑电路事先得出每一位全加器的进位输入信号，无需传递进位信号

运算时间缩短，电路复杂程度上升

数值比较器

1位数值比较器

多位数值比较器

自高而低逐位比较，且高位相等时才需要比较低位

可编程逻辑器件

ASIC专用集成电路

将设计的数字系统做成一片大规模集成电路、为某种专门用途设计的集成电路

用量不大的情况下成本高、设计、制造周期长

PLD可编程逻辑器件

作为一种通用器件生产，但其逻辑功能由用户对器件编程来设定

将数字系统集成到一片PLD上——片上系统

分类

低密度可编程逻辑器件

现场可编程逻辑阵列PLA

高密度可编程逻辑器件

现场可编程门阵列FPGA

硬件描述语言HDL

利用EDA工具描述电子电路的方法

verilog HDL

基本程序结构

模块化结构

模块对应硬件上的逻辑实体，描述其功能、结构和接口

模块的两种描述方法

行为描述方法

描述设计的电路要实现的功能，由EDA工具自己生成具体门电路

结构描述方法

描述设计的电路的每一个基本门电路的具体连接方式

组合逻辑电路中的竞争——冒险

现象、成因

现象

某输入信号跳变时，输出端产生极窄的、违背逻辑关系的尖峰脉冲/电压毛刺

竞争

门电路两个输入信号同时向两个相反的逻辑电平跳变

只要存在竞争，就有可能产生尖峰脉冲

竞争——冒险

由于竞争而有可能在输出端产生尖峰脉冲的现象

成因

门电路传输时延

检查竞争——冒险的方法

逻辑函数在一定条件下可以简化成Y=A+A' 或 Y=AA'则存在竞争冒险现象

0冒险

Y=A+A'

1冒险

Y=AA'

卡诺图上存在相切但不相交的圈

0冒险

0构成的圈

1冒险

1构成的圈

消除竞争——冒险的方法

在输出端接入滤波电容

简单易行

增加了输出电压波形上升时间和下降时间

引入选通脉冲

在输出电平稳定后才选通

正常输出信号会变成脉冲信号，与选通时间一致

修改逻辑设计

若B=C=1的条件下会出现竞争冒险，则加入冗余项BC

只能消除B=C=1时的竞争冒险，作用有限

半导体存储电路

概述

存储单元

只能储存一位数据的电路

分类

静态存储单元

门电路连接而成

只要不切断供电，存储单元的状态会一直保存下去

动态存储单元

电容的电荷存储效应来存储

工作速度低于静态存储单元，需要定期刷新，结构十分简单

寄存器Register

存储一组数据的电路

由一组触发器构成，n个触发器构成的寄存器可储存n位的二值数据

存储器Memory

存储大量数据的存储电路

基本结构

存储矩阵

读写控制电路

分类

随机存储器RAM

随时可以快速的写入和读出数据

静态随机存储器

采用静态存储单元

动态随机存储器

采用动态存储单元

只读存储器ROM

正常工作状态下只能读出数据

类型

掩模ROM

数据在出厂时已经确定

可编程ROM（PROM)

用户写入数据后不能更改

可擦除ROM（EPROM）

数据可以写入可以擦除，擦除改写速度比读出速度慢得多

SR锁存器（Set - reset latch）

触发器

在锁存器的基础上增加了一个CLK输入端，触发信号到来时才能按照输入的置零、置1信号将锁存器置为相应状态，并保持

电平触发

触发信号CLK为高电平/低电平时置数

动作特点

CLK为有效电平时，触发器才接受输入信号并置数

CLK=1的全部时间里，输出都会受到输入的控制，CLK=0后，触发器保存的是CLK回到0前瞬间的状态

边沿触发

触发器次态仅取决于触发信号CLK下降沿/上升沿到达时输入的状态

边沿触发器

维持阻塞触发器

动作特点

触发器次态仅取决于触发信号CLK下降沿/上升沿到达时输入的状态，在这之前或之后，输入信号的变化对触发器输出的状态没有影响

脉冲触发

动作特点

触发器翻转分为两步：1、CLK以高电平为有效信号时，CLK=1期间主触发器接收输入端信号，置成相应状态而从触发器不动。2、CLK下降沿到来时从触发器按照主触发器状态翻转。所以输出端Q改变发生在CLK的下降沿。

主触发器是一个SR电平触发器，CLK=1的时间里输入信号都会对主触发器起控制作用，必须要考虑整个clk=1期间内的输入信号的变化过程才能确定触发器次态

触发器按逻辑功能分类

SR触发器

Q*=S+R'Q SR=0

JK触发器

Q*=JQ'+K'Q

T触发器

Q*=TQ'+T'Q

将JK触发器两个输入端都接为D即可

D触发器

Q*=D

触发器的动态特性

建立时间(setup time) tsu

输入信号应当先与clk动作沿到达的时间

保持时间(Hold Time) th

clk动作沿到达后输入信号仍需要保持不变的时间

传输延迟时间(Propagation delay time) tpd

clk动作沿到达开始，直到触发器输出新状态稳定建立所需的时间

最高时钟频率(Maximum clock frequency) fmax

触发器在连续、重复翻转下时钟信号可以取的最大频率

寄存器

由一组触发器构成，n个触发器构成的寄存器可储存n位的二值数据

每个触发器的输入输出端都被直接引出，采取“透明”的电路结构形式

要求触发器有置0和置1的功能

存储器

存储大量数据的存储电路

最重要的性能指标

存储容量

存取速度

工艺上分类

双极型

MOS型

功耗低、集成度高

静态随机存储器SRAM

子主题

动态随机存储器DRAM

只读存储器ROM

存储器容量扩展

位扩展方式

字扩展方式

字：并行输出的一组数据 位：并行输出数据的位数

时序逻辑电路

概述

任意时刻的输出信号不仅取决于当时输入信号，还取决于电路原来的状态/与以前的输入有关

eg：串行加法电路

特点

时序电路一般包含组合电路和存储电路两部分，且存储电路必不可少

存储电路的输出状态必须反馈到组合电路的输入，与输入信号一起决定输出

存储电路中触发器动作特点不同

同步时序电路

所有触发器都在同一时钟信号下受控

异步时序电路

触发器状态变化不是同时发生的

输出信号特点

mealy型

输出取决于状态和输入变量

moore型

输出仅取决于状态

时序电路在工作时在有限个状态间安一定规律转换，故有称为状态机SM、有限状态机FSM、算法状态机ASM

时序电路分析方法

同步时序电路分析方法

从逻辑图写出触发器驱动方程

代入得出状态方程

写出输出方程

描述时序电路状态转换的全部过程的方法

状态转换表

状态转换图

状态机流程图

ASM图

时序图

异步时序逻辑电路的分析方法

常用时序逻辑电路

移位寄存器

移位：寄存器存储的代码在脉冲作用下左移或右移

计数器

对时钟脉冲计数，用于分频、定时、产生节拍脉冲、脉冲序列、进行数字运算

按计数器中触发器是否同时翻转

同步计数器

同步二进制计数器

同步十进制计数器

异步计数器

异步二进制计数器

异步十进制计数器

将低位触发器输出端接到高位触发器输入端

结构简单，工作频率低，存在竞争冒险现象

任意进制计数器的构成

M<N

M>N

顺序脉冲发生器

产生在时间上有一定先后顺序的脉冲信号，用脉冲信号形成控制信号

构造方法

移位寄存器法

不必附加译码电路，结构简单

使用触发器数目较多，要采用能自启动的反馈逻辑电路

计数器+译码器法

适合脉冲数较多的情况

序列信号发生器

序列信号

用于传输和测试的一组特定的串行数字信号

构造方法

带反馈逻辑电路的移位寄存器法

计数器+译码器法

时序逻辑电路的设计方法

同步时序逻辑电路

逻辑抽象得出电路的状态转换表

状态化简

状态分配

选定触发器类型

由方程式画出逻辑图

检查自启动

时序逻辑电路自启动设计

在设计时就把每个无效状态直接或间接的指定一个有效状态

异步时序逻辑电路的设计方法

完成同步时序电路的设计外，还要为每个触发器选定合适的时钟信号

复杂时序逻辑电路的设计方法

层次化结构设计方法

自顶向下Top_down

将设计的电路功能逐级划分为更简单的功能模块

自底向上bottom_up

考虑已有的成熟的模块来设计

用PLA实现同步时序逻辑电路

可以实现时序逻辑电路的可编程逻辑器件PLA

组合逻辑型PLA

不包含触发器

时序逻辑型PLA / PLS

有内部寄存器

用verilog HDL描述时序逻辑电路

对触发器的描述

对时序逻辑电路的描述

时序逻辑电路中的竞争——冒险现象

组合逻辑电路部分

尖峰脉冲不会影响稳态输出，但可能被存储电路中的触发器接收，引起误翻转

存储电路中

当输入信号和时钟信号同时改变，通过不同路径到达同一触发器时，便产生了竞争

竞争的结果可能导致触发器误动作

存储电路的竞争——冒险现象 一般发生在异步电路中，故多采用同步电路

脉冲波形的产生和整形电路

概述

获取矩形脉冲的途径

利用各种形式的多谐振荡电路直接产生需要的矩形脉冲

用各种整形电路将已有的周期性变化波形变换为符合要求的矩形脉冲

矩形脉冲作用

协调同步时序电路整个系统的工作，脉冲的特性直接关乎电路能否正常工作

矩形脉冲主要参数

脉冲周期T

脉冲幅度Vm

脉冲宽度tw

上升时间tr

下降时间tf

占空比q

施密特触发电路

特点

低电平上升时电路转换电平和高电平下降时电路转换电平不同

电路状态转换时，由于正反馈使得输出电压波形边沿很陡峭

结构和工作原理

用门电路构成施密特触发电路

施密特触发电路的应用

波形变换

脉冲整形

脉冲鉴幅

单稳态电路

特点

有暂稳态和稳态两个工作状态

在外界脉冲的作用下从稳态变为暂稳态，维持一段时间后，自动返回稳态

暂稳态维持时间长短只取决于电路本身的参数

用门电路组成的单稳态电路

积分型单稳态电路

微分型单稳态电路

集成单稳态电路

多谐振荡器

一种自激振荡器，在接通电源后不需要外加触发信号便可以自动产生矩形脉冲

对称式多谐振荡器

非对称式多谐振荡器

环形多谐振荡器

用施密特电路构成多谐振荡电路

石英晶体多谐振荡电路

555定时器及其应用

电路结构与功能

是一种多用途数模混合集成电路

能够方便的构成施密特触发电路、单稳态电路和多谐振荡器

构成施密特触发电路

构成单稳态电路

构成多谐振荡电路

D/A和A/D转换

概述

D/A转换器

电流求和型

分压器型

A/D转换器

直接型

间接型