半导体设计和制造中不同层级的技术概念

这是一篇关于半导体设计和制造中不同层级的技术概念的思维导图，涵盖了系统级芯片（SoC）、前端制程（FEOL）、重布线层（RDL）、晶圆上芯片封装（CoWoS）等关键概念及其相互关系。

半导体设计和制造中不同层级的技术概念

• SoC (System-on-a-Chip) - 系统级芯片 (设计层级)
  • 定义：
  • 指将传统上由多个独立芯片实现的功能（如中央处理器CPU、图形处理器GPU、内存控制器、输入/输出控制器、数字信号处理器DSP、神经网络处理器NPU、甚至模拟/射频模块等）集成到 单一芯片 上的设计理念和产品。
  • 核心：
  • 功能集成 。目标是减少系统体积、降低功耗、提高性能和互联速度。
  • 层级：
  • 芯片设计层级 。它描述的是一个完整系统的功能如何被整合到一个硅片上。
  • 类比：
  • 把电脑的主板（包含CPU、内存插槽、南桥北桥芯片、显卡插槽等）的所有核心功能都微缩集成到一块指甲盖大小的芯片里。
• FEOL (Front-End-Of-Line) - 前段制程 (制造工艺阶段)
  • 定义：
  • 半导体晶圆制造流程中的 前半段 工艺。主要是在 裸硅晶圆 上制造出 晶体管 等基础有源器件（源极、漏极、栅极）以及它们之间的第一层局部互连。
  • 核心：
  • 晶体管制造 。这是决定芯片性能（速度、功耗、集成度）最关键的步骤。
  • 层级：
  • 晶圆制造工艺阶段 。发生在晶圆厂内部，专注于构建器件本身。
  • 包含：
  • 晶圆清洗、氧化、光刻、刻蚀、离子注入、薄膜沉积、化学机械研磨等步骤，用于形成晶体管结构。
  • 类比：
  • 盖房子的基础结构阶段：打地基、浇筑承重墙、搭建楼层框架、铺设主要承重管道（水电煤）。
• RDL (Redistribution Layer) - 重布线层 (封装/集成技术)
  • 定义：
  • 在芯片制造完成 之后 （通常在封装环节），在芯片表面或封装基板上额外制造的 金属布线层 。它的主要作用是 重新排布 芯片的原始输入/输出焊盘的位置。
  • 目的：
    • 扇出 (Fan-Out)：
  • 将密集排列在芯片边缘或中心的微小焊盘，通过RDL导线“扇出”到更宽松的区域，以便于后续与封装基板或其它芯片进行连接。
    • 焊盘位置调整：
  • 将焊盘移动到更适合封装或异构集成的区域。
    • 互连：
  • 在2.5D/3D集成中（如CoWoS），RDL是连接多个芯片的关键互连层。
  • 层级：
  • 封装/集成技术 。发生在晶圆制造之后，属于先进封装的核心技术之一。
  • 类比：
  • 房子框架建好后，根据最终房间布局和家电位置需求，在墙壁内部或表面额外铺设电线、网线、水管，把原本在角落的主线接口连接到各个房间和电器的具体位置。
• CoWoS (Chip-on-Wafer-on-Substrate) - 晶圆上芯片封装 (先进封装平台)
  • 1. 定义：
  • 2. 由台积电开发并主导的一种 2.5D/3D 先进封装技术平台
  • 3. 核心工艺：
    • 1. CoW (Chip-on-Wafer)：
  • 4. 将多个经过测试的已知合格芯片（KGD, Known Good Die），通过微凸块等互连技术， 高密度地贴装 到一个 硅中介层 上。硅中介层内部通常包含高密度硅通孔和高精度的 RDL 布线层，用于实现芯片间的超高速互连。
    • oS (on-Substrate)：
  • 5. 将完成CoW步骤的整个硅中介层（上面已搭载多个芯片），作为一个整体模块，通过更大的焊球或凸块，安装到 传统的有机封装基板 上。基板提供与PCB主板连接所需的机械支撑、电源分配和低速I/O信号布线。
  • 6. 核心：
  • 7. 异构集成 。允许将不同工艺节点、不同功能（如逻辑芯片CPU/GPU、高带宽内存HBM、模拟芯片、I/O芯片等）的芯片集成在一个封装内，通过硅中介层提供远超传统封装的高带宽、低功耗互连。
  • 8. 层级：
  • 9. 先进封装技术平台/方法
  • 10. 关键组件：
  • 11. 硅中介层（含硅通孔和RDL）、微凸块、有机基板。
  • 12. 应用：
  • 13. 高性能计算芯片、AI加速器、高端GPU/CPU集成HBM等。
  • 14. 类比：
  • 15. 在一个高性能的集成主板（硅中介层）上，直接焊接安装CPU、GPU、高速内存条（HBM）等核心部件（Chip-on-Wafer）。然后把这个高性能主板再安装到一个更大的、带有各种外设接口（USB, HDMI, 网口等）和电源接口的机箱底板（有机基板）上（on-Substrate），最后这个机箱再装进整机。
• SoIC (System-on-Integrated-Chips) - 集成芯片系统 (先进封装平台)
  • 定义：
  • 由台积电开发并主导的一种 3D 先进封装技术平台 ，主要指 晶圆对晶圆或芯片对晶圆的堆叠 技术。
  • 核心工艺：
  • 通过 直接键合 技术（通常是混合键合Hybrid Bonding，即同时实现铜-铜和氧化物-氧化物的键合），将 多个晶圆或芯片在垂直方向上面对面地、高密度地堆叠 在一起。键合界面处的铜焊盘既是机械连接点也是电互连点。
  • 核心：
  • 垂直堆叠集成 。提供目前最高的互连密度（微凸块间距的十分之一或更小）、最短的互连长度、最小的信号延迟和功耗。实现真正的3D集成。
  • 层级：
  • 先进封装技术平台/方法
  • 关键特点：
  • 无凸块/微凸块（或仅在底部芯片与封装连接处使用）、超高密度互连（间距可小至几微米）、超薄芯片堆叠、混合键合。
  • 应用：
  • 对带宽、延迟、功耗和尺寸要求极致的场景，如缓存堆叠在CPU/GPU上、高密度存储器堆叠、传感器与处理器的集成等。
  • 与CoWoS关系/区别：
  • SoIC和CoWoS是台积电3DFabric平台下互补的技术。SoIC专注于 垂直堆叠 （3D），而CoWoS专注于 通过硅中介层的水平互连 （2.5D）。两者可以结合使用，例如先用SoIC堆叠几个芯片形成一个模块，再把这个模块通过CoWoS集成到中介层上，最后放在基板上。
  • 类比：
  • 不是把部件焊在主板上，而是把CPU、高速缓存、内存等芯片像“三明治”一样，一层层直接“粘合”堆叠起来，内部通过极细的“金属针”垂直穿透连接，形成一个极其紧凑的超级芯片块。这个块再通过底部连接到封装基板或更大的系统。
• 术语 核心概念 层级 主要目的/特点 与其他术语的关系
• SoC 功能集成 芯片设计 将多系统功能集成到单一芯片 其制造需要FEOL；可通过CoWoS/SoIC集成多个
• FEOL 晶体管制造 晶圆制造阶段 在硅晶圆上构建基础晶体管和有源器件 制造SoC等芯片的核心步骤
• RDL 焊盘重布线 封装/集成技术 扇出、调整焊盘位置、互连芯片 CoWoS和SoIC中都依赖RDL实现高密度互连
• CoWoS 2.5D集成平台 先进封装平台 通过硅中介层实现多芯片高带宽水平互连 使用RDL；可集成SoC或其它芯片；与SoIC互补
• SoIC 3D堆叠集成平台 先进封装平台 通过混合键合实现芯片/晶圆垂直超高密度堆叠 与CoWoS互补；提供更高密度互连