时序逻辑电路思维导图

这是一篇关于时序逻辑电路思维导图，包含时序逻辑电路的基本概念、同步时序逻辑电路的分析等。

时序逻辑电路

• 时序逻辑电路的基本概念
  • 三个基本方程
    • 激励方程组
    • 状态转换方程组
    • 输出方程组
  • 时序电路的特征
    • 由组合电路和存储电路组成
    • 由当前输入变量和状态决定电路的下一个状态
    • 输出信号由输入信号和电路状态共同决定
  • 时序电路
    • 异步时序电路
      • 脉冲异步时序电路
      • 电频异步时序电路
    • 同步时序电路
      • 时钟同步状态机
  • 时序逻辑电路功能表达
    • 逻辑方程组
    • 状态转换表
    • 状态转换图
    • 时序图
• 同步时序逻辑电路的分析
  • 1.列出激励方程组；状态转换方程组；输出方程组
  • 2.列出状态转换表，列出电路所有可能的现态
  • 3.画出状态转换图
  • 4.画出时序图
  • 5.逻辑分析功能
• 同步时序逻辑电路的设计
  • 1.由给定的逻辑功能建立原始状态转换图和原始状态转换表
  • 2.状态化简
  • 3.为每个状态指定一个特定的二进制代码机状态分配
  • 4.选择触发器类型
  • 5.确立激励方程组和输出方程组
  • 6.画出逻辑图，检查自校正能力
• 时序逻辑的可编程电路实现
  • 在PLD中增加触发器和反馈连接，就可以实现时序逻辑
• 异步时序逻辑电路的分析
  • 1.列出各逻辑方程组
    • 时钟信号方程组
    • 激励方程组
    • 状态转换方程组
    • 输出方程组
  • 2.列出状态转换表
  • 3.画出状态转换图和时序图
  • 4.逻辑功能分析
• 常用时序逻辑电路模块
  • 寄存器
    • 暂时存放二级制数码的时序逻辑部件
    • 一类是由多位D触发器并行组成的寄存器，数据是在时钟有效边沿到来时存入的，另一类是由D锁存器组成，数据是在时钟某个约定电平下存入的。
  • 移位寄存器
    • 单向移位寄存器：串入-串/并出单向移存器；串/并入--串出单向移存器
    • 多功能双向移位寄存器
  • 计数器
    • 运行时，从某一状态开始完整循环一次所经历的状态数称为----计数器的模M
    • 异步二进制计数器
    • 同步二进制计数器
      • 进位方法：递增计数器的低位计满后激励高位触发器翻转的过程称为计数进位
      • 异步清零和同步并行置数
      • 74LVC161-典型集成同步二进制计数器
    • 其他模数的计数器
      • N代表2的N次幂的二进制计数器
      • N<M
        • 反馈清零法
        • 反馈置数法
      • N>M
        • 同步级联
        • 异步级联
  • 移位寄存器型计数器
    • 环形计数器
    • 扭环形计数器