导图社区 计算机组成原理第三章
计算机组成原理第三章，讲述了总线的基本概念、总线的分类、总线的性能及性能指标、总线结构、总线控制等方面。
计算机组成原理第一章最简单明又详细的思维导图，包括运算速度、存储容量、机器字长、控制单元CU、指令寄存器IR、程序计数器PC等内容。
社区模板帮助中心，点此进入>>
英语词性
法理
刑法总则
【华政插班生】文学常识-先秦
【华政插班生】文学常识-秦汉
文学常识：魏晋南北朝
【华政插班生】文学常识-隋唐五代
民法分论
日语高考動詞の活用
第14章DNA的生物合成读书笔记
第3章-系统总线
控制总线
用来发出各种控制信号的传输线。，通常对任意控制线而言是单向传输的，但是对于控制总线总体来说，又可认为是双向的。对CPU而言控制信号既有输出又有输入。
时钟：用来同步各种操作
复位：初始化所有部件
总线请求：表示某部件需要获得总线使用权
总线允许：表示需要获得总线使用权的某部件已获得了控制权
中断请求：表示某部件提出中断请求
中断响应：表示中断请求已被接收
存储器写：将数据总线上的数据写入存储器的指定地址单元内
存储器读：将指定存储单元的数据读到数据总线上
I/O读：从指定的I/O端口将数据读到数据总线上
I/O写：将数据总线上的数据输出到指定的I/O端口内
传输响应：表示数据已被接收
常见的传输信号
地址总线
主要用来指出数据总线上的源数据或目的数据在主存单元的地址或I/O设备的地址。地址总线上的代码是用来指明CPU欲访问的存储单元或I/O端口的地址，由CPU输出，单向输出。地址总线的位数与存储单元的个数有关，如地址线为20根则对应的存储单元个数为2^20.
数据总线
数据总线用来传输各功能和部件之间的数据信息，他是双向传输总线，其位数与机器字长，存储字长有关，一般为8位，16位或32位。数据总线的位数称为数据总线的宽度，它是系统性能的一个重要参数。
总线是连接多个部件的信息传输线，是各部件共享的传输介质。当多个部件与总线相连时如果出现两个或者两个以上的部件同时向总线发送信息，势必导致信号冲突，传输无效。因此，在某一时刻，只允许有一个部件向总线发送信息，而多个部件可以同时从总线接收相同的信息。
采用总线连接的计算机结构是以CPU为中心的双总线结构。其中一组总线连接CPU和主存，称为存储总线（M总线）；另一组用来建立CPU和各I/O设备之间交换信息的通道，称为输入、输出总线（I/0总线）。各种I/O设备通过I/O接口挂到I/O总线上，更便于增删设备。这种结构在I/O设备与主存之间交换信息时仍要占用CPU，因此还会影响CPU的工作效率。将CPU，主存和I/O设备（通过I/O接口）都挂到一组总线上，便形成单总线结构的计算机，与双总线结构相比，最明显的特点是当I/O设备与主存交换信息时，原则上不影响CPU的工作，CPU仍可继续处理不访问I/O设备的操作，这就使CPU的工作效率有所提高。但是因只有一组总线，当某一时刻各部件都要占用总线时就会发生冲突。为此必须设计判优逻辑，让各部件按优先级高低来占用总线，这也会影响整机的工作速度。还有一种以存储器为中心的双总线结构，在单总线的基础上开辟出一条CPU与主存之间的总线，称为存储总线，这组总线速度高，只供主存与CPU之间的信息传输。这样既提高了传输效率又减轻了系统总线的负担还保留了U/O设备与存储器交换信息时不经过CPU的特点。
早期的计算机大多数用分散连接的方式。它是以运算器为中心的结构，其内部连线十分复杂，尤其是当I/O与存储器交换信息时，都需要经过运算器，致使运算器停止运算，严重影响了CPU 的工作效率。后来改进以一存储器为中心的分散连接的结构，I/O与主存交换信息可以不经过运算器，又采用了中断，DMA等技术，使CPU的工作效率得到很大的提高，但是仍无法解决I/O设备与主机之间连接的灵活性。
总线通信控制
申请分配阶段
由需要使用总线的主模块提出申请，经总线仲裁机构决定下一传输周期总线使用权授予某一申请者，
寻址阶段
取得使用权的主模块通过总线发出本次要访问的从模块的地址及有关命令，启动参与本次运输的从模块
传数阶段
主模块和从模块进行数据交换，数据由原模块发出经数据总线流入从模块
结束阶段
主模块上的有关信息从系统总线上撤出，让出总线使用权
概要
同步通信
通信双方由统一时标控制数据传送
读命令的传输周期
T1：主模块发地址
T2：主模块发读命令
T3：从模块提供数据
T4：主模块撤销读命令，从模块撤销数据
写命令的传输周期
T1.5：主模块提供数据
T2：主模块发写命令，从模块收到命令后，必须在规定时间内将数据总线上的数据写到地址总线所指明的单元中
T4：主模块撤销写命令和数据等信号
异步通信
不互锁方式
主模块发出请求信号后，不必等待从模块的应答信号，而是经过一段时间后确认从模块已收到请求信号后，便撤销其请求信号；从模块在条件允许时发出回答信号并且经过一段时间，确认著主模块已收到回答信号后自动撤销回答信号
半互锁方式
主模块发出请求信号必须等待接到从模块的回答信号后才撤销其请求信号有互锁关系。从模块在条件允许时发出回答信号并且经过一段时间，确认著主模块已收到回答信号后自动撤销回答信号无互锁关系
全互锁方式
双方互锁
允许各模块速度不一致性，只采用握手交互信号
半同步通信
T2：主模块发发出命令
Tw：当WHAT为低电平时进入等待，Tw宽度与T的宽度一致
保留了同步通信的基本特点，如所有的地址，命令，数据信号的发出时间都严格参照系统时钟的某个前沿开始，而接收方都采用系统时钟后沿时刻来进行判断识别；同时又像异步通信那样，允许不同速度的模块和谐的工作。
分离式通信
主模块通过传输总线向从模块发送地址和命令
从模块按照命令进行读数据的必要准备
从模块经数据总线向主模块提供数据
这种通信方式的特点
各模块欲占用总线使用权都必须提出申请
在得到总线使用权后，主模块在限定的时间内向对方传送信息，采用同步方式传送不再等待对方的回答信号
各模块在准备数据的过程中都不占用总线，使总线可以接受其他模块的请求
总线被占用时都在做有效工作，或者通过它发出命令，或者通过它传送数据，不存在空闲等待时间，充分的利用了总线的有效占用，从而实现了总线在多个主从模块之间信息交叉重叠并行式传送，这对大型计算机系统是即为重要的
总线判优控制
集中式
将控制逻辑集中在一处
链式查询
只需要很少几根线就能按一定优先次序实现总线控制，并且很容易扩充设备，但对电路故障很敏感，且优先级别低的设备可能很难获得请求。
计数器定时查询
若计数从零开始则设备号小的优先级高
独立请求方式
响应速度快，优先次序控制灵活但是控制线数量多，总线控制更复杂，
分布式
控制逻辑分散在与总线连接的各个部件或设备上
总线结构举例
传统微型计算机的总线结构
VL-BUS局部总线结构
PCI总线结构
多层PCI总线结构
多总线结构
双总线
将速度较低的I/O设备从单总线上分离出来形成主存总线与I/O总线分开的结构。如如果将速率不同的I/O设备精心分类，然后将他们连在不同的同道上，那么计算机系统的工作效率将会更高，由此发展成多总线结构。
三总线
主存总线用于CPU与主存之间的传输；I/O总线供CPU与个类I/O设备之间传递信息；DMA总线用于高速I/O设备与主存之间交换信息。在三总线中任一时刻只能使用一种总线主存总线与DMA总线不能同时对主存进行存取，I/O总线只有在CPU执行I/O指令时才能用到。
三总线的又一结构
处理器与Cache之间有一条局部总线它将CPU与Cache或与更多的局部设备连接Cache的控制机构不仅将Cache连到局部总线上而且还直接连接到系统总线上，这样Cache就可通过系统总线与主存传输信息，而且I/O设备与主存之间的传输也不必通过CPU。还有一条扩展总线，它将局域网，小型计算机接口（SCSI），调制解调器以及串行接口等都连接起来，并且通过这些接口又可与I/O设备相连。因此它可支持相当多的I/O设备，与此同时扩展总线又通过扩展总线接口与系统总线相连，由此便可实现这两种总线之间的信息传递，可见其系统的工作效率明显提高
四总线
在三总线的基础上又加了一条与计算机紧密相连的高速总线，在高速总线上挂了一些告诉I/O设备，如高速局域网，图形工作站，多媒体，SCSI等。这种结构对高速设备而言，其自身的工作可以很少以来CPU，同时它们又比扩展总线上的设备更贴近CPU，可见对于高性能设备与CPU来说各自的效率将会有更大的提高
单总线结构
将CPU主存,主存，I/O设备（通过I/O接口）都挂在一组总线上，允许I/O设备之间，I/O设备与CPU之间或I/O设备与主存之间直接交换信息。这种结构简单也便于扩充，但所有的传送都通过这组共享总线，因此，极易形成计算机的瓶颈，它也不允许两个以上的部件在同一时刻向总线传输信息，这就必然会影响系统工作效率的提高这类总线多数呗被小型计算机和微型计算机使用
总线标准
ISA总线
EISA总线
VESA（VL-BUS）总线
PCI总线
高性能
PCI是一种不依附于某个具体处理器的局部总线
良好的兼容性
PCI总线部件和插件接口相对于处理器是独立的，它支持所有的目前和将来不同结构的处理器具有相对长的生命周期PCI总线与ISA，EISA总线具备可兼容，可以转换位标准的ISA和ESIA。
支持即插即用
任何扩展卡只要插入系统便可操作
支持多主设备能力
允许任何主设备和从设备实现点到点对等存取
具有与处理器和存储器子系统完全并行操作的能力
PCI总线可视为CPU与外设之间的一个中间层，它通过PCI桥路与CPU相连。PCI桥路有多级缓冲可把一批数据快速放入缓冲器中，在这些数据不断写入PCI设备过程中，可真正实现与存储器/存储器子系统实现安全并发工作
提供数据和地址奇偶校验功能，保证了数据的完整和准确
支持两种电压标准：5V和3.3V.
可扩充性好
PCI总线驱动能力不足时可采用多层结构
软件兼容性好
完全兼容现有的驱动程序和应用程序
采用多路复用记录，减少了总线引脚个数
AGP总线
显示卡专用的局部总线
RS-232C总线
串行通信总线标准
USB总线
具有真正的即插即用特征
具有很强的连接能力
数据传输率有两种：普通无屏蔽双绞线和带屏蔽的双绞线
标准统一
连接电缆轻巧，电源体积缩小
生命力强
总线性能指标
总线宽度
数据总线的根数
总线带宽
总线的数据传输速率。即单位时间内总线上传输数据的位数
时钟同步/异步
总线上的数据与时钟同步工作的总线称为同步总线，与时钟不同步工作的总线称为异步总线。
总线复用
一条信号线上分时传送两种信号，例如，通常地址总线与数据总线在物理上是分开的两种总线，地址总线传送地址码，数据总线传送数据信息。为了提高总线的利用率，优化设计，特将数据总线和地址总线共用一组物理线路，在这组物理总线分时进行传输数据信号和地址信号，即为总线的多路复用
信号线数
地址总线，数据总线和控制总线三种总线的总和。
总线控制方式
突发工作，自动配置，仲裁方式，逻辑方式，计数方式等。
其他指标
负载能力
即为驱动能力，当总线接上负载后总线输入输出的逻辑电平是否能保持他在正常的额定范围内，总线负载能力的指标不是太严格的。通常用可连接扩增电路板数来反应总线的负载能力。
电源电压
总线宽度能否扩展等
总线特性
机械特性
总线在机械连接方式上的一些性能
电气特性
总线的每一根传输线上信号的传递方向和有效的电平范围
功能特性
总线中每根传输线的功能
时间特性
总线中的任意一根线在什么时间内有效
通信总线
串行通信
适宜于远距离传输
并行通信
适宜于近距离的传输
系统总线
按系统总线传输信息的不同分类
片内总线
芯片内部的总线，如在CPU芯片内部，寄存器与寄存器之间，寄存器与算逻单元ALU之间都有片内总线连接。
总线控制
总线结构
总线的特性及性能指标
总线的分类
总线的基本概念
计算机系统的五大部件之间的互连方式有两种，一种是各部件之间使用单独的连线称为分散连接；另一种是将各部件连接到一组公共传输线上，称为总线连接。
