触发器

数字电路触发器的思维导图，介绍了触发器的概述、按逻辑功能的分类、D触发器转换、JK触发器转换、SR锁存器的能。

触发器

• 按逻辑功能分类
  • SR触发器
    • 特性表
    • 特性方程
    • 状态转换图
  • JK触发器
    • 逻辑图
    • 特性表
    • 逻辑图
      • 具有多输入端的主从JK触发器，输入端J1和J2、K1和K2是与的关系
    • 特性方程
  • T触发器
    • 特性表
      • 当T=1时，称为T′触发器。
    • 特性方程
    • 状态转化图
    • 电路图
  • D触发器
    • 电路图
    • 特性表
      • 特性方程
    • 转化状态图
• 按电路结构分类
  • 电平触发的触发器
    • 概念
      • 在电平触发的触发器电路中，除了置1、置0输入端以外，又增加了一个触发信号输入端。只有在触发信号变为有效电平后，触发器才能按照输入的置1、置0信号置成相应的状态。通常将这个触发信号称为时钟信号（CLOCK），记做CLK（有时记做C或CP——CLOCK PULSE）。当系统中有多个触发器需要同时动作时，就可以用同一个CLK信号作为同步控制信号。
    • 逻辑图
    • 特性表
    • 带异步置位、复位端的电平触发SR触发器
      • 异步置位端（低电平有效）
      • 异步置位端（低电平有效）
      • 注意：利用SD′和RD ′给触发器置初态，置完位后应立刻将其回复到无效电平（高电平），并且应在CLK=0的状态下进行。
  • 脉冲触发的触发器
    • 概念
      • 为了提高触发器工作的可靠性，希望在每个CLK周期里输出端的状态只能改变一次。为此目的，在电平触发触发器的基础上，又设计出了脉冲触发的触发器。
    • 逻辑图
      • 遵守SR=0的约束条件
    • 特性表
  • 边缘触发的触发器
    • 类别
      • 用两个电平触发D触发器构成的边沿触发器
        • 逻辑图
          • 电平触发D触发器
          • 带有异步置位复位
        • 特性表
      • 维持阻塞边沿触发器
        • 逻辑图
      • 利用门电路传输延迟时间的边沿触发器
        • 逻辑图
        • 特性表
    • 触发器的次态仅仅取决于时钟信号的上升沿（或下降沿）到达时输入的逻辑状态，
• D触发器转换
  • D触发器→T触发器
    • 特性方程
  • D触发器→T＇触发器
    • 特性方程
    • 电路图
• JK触发器转换
  • JK触发器→SR触发器
    • 电路图
  • JK触发器→T触发器
    • 电路图
• SR锁存器
  • 概念
    • SR锁存器是各种触发器电路的基本构成部分，虽然它也有两个能够自行保持的稳定状态，并且可以根据输入信号置成1或0状态，但由于它的置1或置0操作是由输入的置1或置0信号直接完成的，不需要触发信号的触发，因而称之为锁存器，而没有归入触发器当中。
  • 与非门构成
    • 电路结构
      • 子主题
    • 特性表
      • 子主题
        • 当SD、RD同时撤去时，输出端Q和Q′状态不定，不允许输入SD=RD=1的信号。
  • 或非门构成
    • 电路结构
      • 子主题
    • 特性表
      • 子主题
        • 当SD′、RD′同时撤去时，输出端Q和Q′状态不定，不允许输入SD′= RD′=0 的信号
  • 约束条件
    • SDRD=0
  • 动作特点
    • 输入信号在全部作用时间内都能直接改变输出端Q和Q′的状态。 因此，也将SD（ SD′ ）称为直接置位端，将RD（ RD ′ ）称为直接复位端。
• 概述
  • 能够存储1位二值信号的基本单元电路统称为触发器
  • 基本特点
    • 具有两个能自行保持的稳定状态，用来表示逻辑状态的0和1
    • 在触发信号的操作下，根据不同的输入信号可以置成1或0状态