数字电子技术 第五章 半导体存储电路

《数字电子技术基础（第六版）》是由阎石主编、高等教育出版社2016年出版的教材，可作为高等院校电气类、电子信息类、自动化类、仪器仪表类各专业的教材，也可供其他理工科专业选用或供社会读者阅读。

五. 半导体 存储电路

• 1.存储电路分类
  • 存储单元 （半导体）
    • 存储一位数据的电路
    • 静态存储单元
      • 基本组成
        • 锁存器
        • 门控管
      • 工作原理
    • 动态存储单元
      • 基本组成
        • MOS管
        • 电容
      • 工作原理
        • 电容的电荷存储效应
  • 寄存器
    • 存储一组数据的存储电路
    • 基本组成
  • 存储器
    • 存储大量数据的电路
    • 工作方式
      • 随机存储器（RAM）
        • 随时快速读出写入数据
        • 静态（SRAM）
          • 结构
            • 1.存储矩阵、 2.地址译码器、 3.读/写控制电路（输入/输出电路）
          • 工作原理
        • 动态（DRAM）
          • 结构
            • 1.存储矩阵、 2.地址译码器、 3.读/写控制电路（输入/输出电路） 4.刷新控制电路
          • 工作原理
      • 只读存储器（ROM）
        • 读出所存储的数据，一般存储固定的数据
        • 结构
          • 1.存储矩阵
          • 2.地址译码器
          • 3.输出缓存器
        • 工作原理
        • 分类
          • 掩模ROM
            • 数据在制作时已确定，无法更改
          • 可编程ROM (PROM）
            • 可由用户根据自己的需求写入，一经写入就不能再更改。
          • 可擦除的可编程ROM (EPROM)
            • 不但可以由用户自己写入，而且还能擦除重写。
            • 紫外线照射擦除
            • 电信号擦除 （E^2PROM）
    • 容量的扩展
      • 位扩展
        • 使 位个数=读/写端的个数
      • 字扩展
        • 使 字数=地址的编码数
• 3.触发器
  • 分类
    • 按触发方式
      • 电平触发
        • （1）当CLK变为有效电平时，触发器才能接受输入信号。 （2）在CLK=1的全部时间里，S和R状态的变化都可以引起输出状态的变化。触发器保存的是CLK回0以前瞬间的状态。
        • 电路结构/图形符号
          • 电平触发的 RS触发器
            • 缺点:当CP=1，且S=R=1>>S=R=0时，输出不定(约束条件:S*R=0)。 优点:抗干扰能力强。
          • 电平触发的 D触发器
        • 真值表
          • 电平触发 RS触发器的 特性表
          • 电平触发 D触发器的 特性表
        • 例题
      • 边沿触发
        • 动作特点:触发器的次态仅取决于时钟信号的上升沿或下降沿到达时输入状态，而与以前或以后，输入信号的变化对输出的状态没有影响。
        • 电路结构/图形符号
          • 边沿触发的 D触发器
            • 由两个电平触发的D触发器（主从）组成
        • 真值表
          • 边沿触发器的 特性表
        • 例题
      • 脉冲触发
        • 动作特点: （1）触发器的翻转分为两步动作。 <1>在clk=1期间主触发器接收输入端的信号，被置成相应状态，而从触发器不动。 <2>clk下降沿到来时从触发器按照主触发器的状态翻转，所以Q、Q非端状态的改变发生在clk下降沿。 （2）因为主触发器本身是一个电平触发的RS触发器，所以在CLK=1的全部时间里输入信号都将对主触发器起控制作用。
        • 电路结构/图形符号
          • 脉冲触发的 RS触发器
            • 组成:两个电平触发的RS触发器（主从）
            • 缺点:
          • 正脉冲触发的 JK触发器
            • 优点:克服了RS的约束条件 缺点:无法克服干扰
        • 真值表
          • 脉冲触发SR触发器的 特性表
          • 脉冲触发JK触发器的 特性表
        • 例题
    • 按逻辑功能
      • RS触发器
        • 特性表
          • 特性描述:
            • 保持
            • 置1/0
            • 不定
        • 特性方程
        • 状态转换图
      • JK触发器
        • 特性表
          • 特性描述:
            • 保持
            • 置1/0
            • 反转
        • 特性方程
        • 状态转换图
      • T触发器
        • JK触发器的两输入端连在一起作为T端，构成T触发器
        • 特性表
          • 特性描述:
        • 特性方程
        • 状态转换图
      • D触发器
        • 特性表
          • 特性描述:
            • 置1/0
        • 特性方程
        • 状态转换图
  • 动态特性
    • 建立时间
      • 含义:指输入信号应当先于时钟信号KLC动作到达时间。
    • 保持时间
      • 含义:指时钟信号CLK动作沿到达后，输入信号仍然需要保持不变的时间。
    • 传输延迟时间
      • 含义:从CLK动作沿到达开始，直到触发器输出的新状态稳定建立所需要的时间。
    • tPd:传输延迟时间 tSetUp:建立时间 tHold:保持时间
    • 最高时钟频率
      • 含义:触发器在连续、重复翻转的情况下，时钟信号可以达到的最高频率。
• 2.RS锁存器
  • 电路结构 / 图形符号
    • 或非门组成 SR锁存器
    • 与非门组成 SR锁存器
  • 真值表
    • Q表示初态，Q*表示次态
  • 例题