第七章 组合逻辑电路

中南大学第七章组合逻辑电路思维导图

组合逻辑电路

• 组合逻辑电路分析与设计
  • 分析
  • 设计
• 编码器
  • 普通编码器
    • 定义
      • 每次只允许输入一个控制信息的编码器
    • 二进制编码器
      • 将输入信号编成二进制代码的电路，高电平为有效输入
    • 二—十进制编码器
      • 将十进制数0～9编成二进制代码的电路
  • 优先编码器
    • 定义
      • 在一定条件下允许多个输入同时有效，根据优先级，只对优先级高的进行编码
    • 中规模优先编码器
      • 8-3线优先编码器（74LS148）
        • 7n优先级最高，0n优先级最低
        • 选通输入端为1时禁止工作，为0才可正常工作
        • 输入端，输出端0为有效输入
      • 二-十进制优先编码器（74LS147）
• 译码器
  • 2-4线译码器（74LS139）
  • 3-8线译码器（74LS138）
    • 74LS138有3个附加的控制端S1、S2、和S3。如图，译码器处于正常工作状态；否则，译码器被禁止，所有的输出被锁定在高电平。这3个控制端又称“片选”输入端，利用片选的作用可以将多片连接起来以扩展译码器的功能。
    • 三个输入，八个输出
    • 输出端输出低电平0有效，输出只能有一个是0，其他都为1，否则输出全为1
• 数据选择器
  • 定义
    • 从多路数据中选择其中所需要的一路数据输出
  • 四选一数据选择器（74LS153）