电源完整性

PCB设计电源完整性知识点总结

电源完整性

• 要解决的问题
  • 如何保证PDN系统满足芯片对电源的要求
• 电源分配系统（PDN）的作用
  • 为负载提供干净的供电电压
  • 为信号提供低噪声的返回路径
• PDN系统的噪声来源
  • 稳压电源芯片本身就会存在纹波
  • 稳压电源无法实时响应负载对于电流需求的快速变化
  • 负载瞬态电流在电源路径和地路径上产生压降
  • 信号通过过孔换层也会引起电源噪声
• 电容去耦的两种解释
  • 从储能的角度解释
    • 当稳压芯片无法快速响应负载电流的变化时，电容作为储能器件，预先存储的一部分电能，在负载需要的时候释放出来，使负载消耗的能量快速得到补充。
  • 从阻抗的角度解释
    • ΔV=Z*ΔI,只要阻抗Z足够小，无论瞬态电流如何变化，电压的变化范围就会很小。对于变化的瞬态电流，由于具有交流特性，去耦电容表现出低阻抗特性（通交流，阻直流），可以说去耦电容降低了电源系统的阻抗。
• 实际电容的特性
  • 由于等效串联电阻ESR和等效串联电感ESL的存在，在不同频率下，电容表现出不同的特性
  • 自谐振频率f=1/（2Π√ESL*C）
  • 低于自谐振频率时，电容表现出容性；高于自谐振频率时，电容表现出感性；等于自谐振频率时，电容表现出纯阻性，阻抗最小。
  • 实际电容器都有一定的工作频率范围，只有在工作范围频率内，电容才能起到很好的去耦作用
• 谐振峰的影响因素
  • 安装电感
    • 安装电感越大，谐振峰值越大，谐振频率越低。
    • 安装电感对PDN阻抗影响非常大。设计中尽量采用减小安装电感的方法。比如体积大的电容使用多个过孔并联，电容尽量靠近芯片的供电引脚减小平面的分布电感。
  • 等效串联电阻ESR
    • 并联谐振峰与ESR的关系
    • 从上图中可知，从减小并联谐振峰角度来说，ESR并非越小越好
    • 优化ESR值，可以使用更少的电容量达到目标阻抗的控制要求
• 去耦网络电容的配置方法
  • BIG-V方法
    • 低速时代，在芯片的每个供电引脚添加几个0.1uF电容，在加几个百微法级的板级滤波电容
    • 缺点：很难控制并联谐振峰
  • Multi-Pole
    • 使用多种电容值组合起来，共同构建去耦网络
    • One perdecade 每十倍程选择一种电容值
      • 电容种类少，易于加工
    • Three perdecade 每十倍程选择三种电容值
      • 电容种类多，阻抗控制更容易
• 去耦电容的摆放和安装
  • 摆放
    • 从寄生电感的角度讲，去耦电容应尽量考经芯片的位置，如果距离很远，寄生电感就会增加。
    • 电容小的放在最靠近芯片的位置，稍大的可以距离稍远，最外层放置电容最大的。但所有的芯片去耦电容都应靠近芯片放置
  • 安装
    • 走线越宽，电感越小，从焊盘到过孔的引出线尽量宽，条件允许，尽量和焊盘宽度相同
    • 对于焊盘间距较大的钽电容，过孔打在两个焊盘中间，电容过孔和地过孔靠近，增加了互感，进而减小了总的回路电感